CARD TYPE RECORDING MEDIUM AND ITS MANUFACTURING METHOD

Patent number:

JP2003108963

Publication date:

2003-04-11

Inventor:

YAGI TAKAHIKO; YOSHINO MICHIO; UJI KAZUHIRO

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

- international: B42D15/10; G06K19/077; H05K1/02; H05K1/14; H05K1/18;

H05K3/36; B42D15/10; G06K19/077; H05K1/02; H05K1/14; H05K1/18; H05K3/36; (IPC1-7): G06K19/077; B42D15/10;

H05K1/02; H05K1/14; H05K1/18; H05K3/36


- european:

Application number: JP20010301523 20010928 Priority number(s): JP20010301523 20010928

Report a data error here

Abstract of JP2003108963

PROBLEM TO BE SOLVED: To provide a card type recording medium capable of increasing the memory capacity and having high rigidity and good shock resistance and to provide a manufacturing method of the card type recording medium. SOLUTION: Memory modules 221, 222, and 270 formed by mounting a plurality of memory chips 15 on memory boards 21, 22, 70, 63, and 65 are mounted on one face of a base board 10, while on the other face of the base board, IC chips 13, 14, and 60 controlling operation of a plurality of . memories are mounted, and the whole of them is housed inside packages 30 and 31. Between the memory board and the base board, interposers 90 and 95 are arranged. The interposers are positioned between an electrode on the memory board and an electrode on the base board and constructed of insulators having conductors 92, 93, and 97 electrically connecting the electrode on the memory board and the electrode on the base board together in the direction orthogonally crossing the memory board mounting face of the base board.



Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2003-108963 (P2003-108963A)(43)公開日 平成15年4月11日(2003.4.11)


	•									
(51)Int. C1.7		識別記	識別記号		FI			テーマコード	テーマコード(参考)	
G 0 6 K	19/077				B 4 2 D	15/10	5 2 1	20005		
B 4 2 D	15/10	5 2 1			H 0 5 K	1/02]	B 5B035		
H 0 5 K	1/02		•			1/14	(G 5E336		
	1/14					1/18]	5E338		
	1/18					3/36	2	Z 5E344		
	審査請求	未請求 請	請求項の数27	OL			(全48	頁) 最	と 終頁に続く	
(21)出願番号	特區	頭2001-3015	523(P2001-30152;	3)	(71)出願人	000005	5821	-		
	·				松下電	松下電器産業株式会社				
(22)出願日	平成13年9月28日(2001.9.28)					大阪府	門真市大字門	引真 1006番 均	<u>t</u>	
				ĺ	(72)発明者	八木	能彦			
						大阪府門真市大字門真1006番地 松下電器				
					•	産業株	式会社内			
		•			(72)発明者	吉野	道朗			
•						大阪府	門真市大字門	月真1006番地	也 松下電器	
•							式会社内			
					(74)代理人		•			
			•			弁理士	青山 葆	(外2名)		
			•							
								息	終頁に続く	
				i i				取	かり アーカス	

(54)【発明の名称】カード型記録媒体及びその製造方法

(57)【要約】

【課題】 メモリ容量を大きくすることができ、かつ、 剛性に優れ、耐衝撃性も良いカード型記録媒体及びその 製造方法を提供する。

【解決手段】 メモリ用基板21,22,70,63, 65に複数のメモリチップ15が実装されて構成される メモリモジュール221,222,270をベース基板 10の一方の面に実装するとともに、上記ベース基板の 他方の面に、上記複数のメモリを動作制御するICチッ プ13,14,60を実装し、全体をパッケージ30, 31内に収納するとともに、上記メモリ用基板と上記べ ース基板との間にはインターポーザ90,95を配置 し、上記インターポーザは、上記メモリ用基板の電極と 上記ベース基板の電極との間に位置し、上記メモリ用基 板の電極と上記ベース基板の電極とを上記ベース基板の メモリ用基板実装面に直交する方向に電気的に接続する 導体92,93,97を有する絶縁体より構成される。



【特許請求の範囲】

【請求項1】 メモリ用基板(21,22,70,6 3,65)に複数のメモリチップ(15)が実装されて 構成されるメモリモジュール(221,222,27 0)をベース基板 (10)の一方の面に実装するととも に、上記ベース基板の他方の面に、上記複数のメモリチ ップを動作制御する I Cチップ (13, 14, 60) を 実装し、全体をパッケージ(30,31)内に収納する とともに、上記メモリ用基板と上記ベース基板との間に はインターポーザ (90,95)を配置し、上記インタ 10 ーポーザは、上記メモリ用基板(21,22)の複数の 電極とこれらの複数の電極に対応する上記ベース基板 (10) の複数の電極との間に位置して電気的に接続す る複数の導体部 (92,93,97)を有する絶縁体よ

【請求項2】 上記インターポーザ (90) は、上記メ モリ用基板(21,22)の複数の電極にそれぞれ独立 して接触する第1の導体部(92)と、上記ベース基板 の上記複数の電極にそれぞれ独立して接触する第2の導 体部(92)と、上記メモリ用基板(21,22)の上 20 記電極に接触する上記第1の導体部と上記ベース基板の 上記電極に接触する上記第2の導体部とを電気的にそれ ぞれ接続する複数の接続部(93)とを上記絶縁体であ る絶縁部(91)に備えるようにした請求項1に記載の カード型記録媒体。

り構成されるようにしたカード型記録媒体。

縁体である絶縁部 (96) に形成された複数の貫通孔 (96a)と、上記絶縁部の表面側の各貫通孔の開口の 周囲に配置された第1の導体部(97a)と、上記絶縁 部の裏面側の各貫通孔の開口の周囲に配置された第2の 導体部(97c)と、上記各貫通孔の内周面に形成され かつ上記第1の導体部と上記第2の導体部とを電気的に 接続する導体部(97b)とを備えるようにした請求項

【請求項3】 上記インターポーザ(95)は、上記絶

【請求項4】 上記メモリ用基板(21,22)の表裏 両面にそれぞれ上記メモリチップ(15)を実装して上 記メモリモジュール(221、222、270)を構成 するようにした請求項1~3のいずれか1つに記載のカ ード型記録媒体。

1に記載のカード型記録媒体。

【請求項5】 上記メモリモジュール (221,22 2, 270) は、複数のメモリモジュール (221, 2 22,270)から構成され、各メモリモジュールの各 メモリ用基板には 上記メモリチップが実装されているよ うにした請求項1~3のいずれか1つに記載のカード型 記録媒体。

【請求項6】 上記ベース基板(10)の上記一方の面 には、上記メモリチップ(15)を実装するようにした 請求項1~5のいずれか1つに記載のカード型記録媒 体。

【請求項7】 上記メモリ用基板には、上記複数のメモ 50 1つに記載のカード型記録媒体。

リチップが上記メモリ用基板の長手方向の中心に対して 対称に配置されている請求項1~6のいずれか1つに記 載のカード型記録媒体。

【請求項8】 上記メモリ用基板の両面には少なくとも 1個のメモリチップがそれぞれ実装され、かつ、上記メ モリ用基板の両面に実装された上記メモリチップの位置 が同一位置であるようにした実装される請求項1~7の いずれか1つに記載のカード型記録媒体。

【請求項9】 上記ベース基板の上記他方の面にメモリ チップを実装するようにした請求項1~8のいずれか1 つに記載のカード型記録媒体。

【請求項10】 上記メモリ用基板又は上記ベース基板 には、RF用LSIチップ(78)とベースバンドLS Iチップ(79)が実装されるようにした請求項1~9 のいずれか1つに記載のカード型記録媒体。

【請求項11】 上記メモリ用基板はフィルム基板(6 3,65)である請求項1~10のいずれか1つに記載 のカード型記録媒体。

【請求項12】 上記メモリ用基板及び上記ベース基板 は一枚のフィルム基板(81)である請求項1~11の いずれか1つに記載のカード型記録媒体。

【請求項13】 請求項1~10いずれか1つに記載の カード型記録媒体を製造するカード型記録媒体の製造方 法であって、

上記ベース基板の上記一方の面に上記メモリ用基板を重 ねたのち、

上記ベース基板の電極と上記メモリ用基板の電板とを、 上記ベース基板のメモリ用基板実装面に交差する方向に 電気的に接続する上記インターポーザ (90,95)の 上記導体部(92,93,97)により電気的に接続す るようにしたカード型記録媒体の製造方法。

【請求項14】 請求項5に記載のカード型記録媒体を 製造するカード型記録媒体の製造方法であって、

上記ベース基板の上記一方の面に上記一枚のメモリ用基 板を重ね、

上記一枚のメモリ用基板の上に上記他の一枚のメモリ用 基板を重ねたのち、

上記ベース基板の電極と上記複数のメモリ用基板の電極 とを、上記ベース基板のメモリ用基板実装面に交差する 方向に電気的に接続する上記インターポーザ (90,9 5) の上記導体部 (92, 93, 97) により電気的に 接続するようにしたカード型記録媒体の製造方法。

【請求項15】 上記メモリ用基板は長方形であるとと もに、上記メモリチップは長方形であり、上記長方形の メモリチップの長辺(15y)は、上記長方形のメモリ 用基板の少なくとも一方の短辺(21x)と大略平行に 配置され、かつ、上記短辺沿いに、上記ベース基板の電 極(10x)と接続する上記メモリ用基板の電極(4 1)が配置されるようにした請求項1~12のいずれか

【請求項16】 上記メモリチップは上記メモリ用基板の一方の面に複数個備えられ、上記メモリ用基板の上記一方の面上でかつ上記複数のメモリチップ間に、上記メモリ用基板の上記短辺と大略平行に上記ベース基板の電極(10x)と接続する電極(41)が配置されるようにした請求項15に記載のカード型記録媒体。

【請求項17】 上記メモリモジュールは、積層される 複数のメモリモジュール(221,222,270)か ら構成され、上記複数のメモリモジュールのうちの一方 のメモリモジュールのメモリ用基板に配置されたメモリ 10 チップ(15)の長手方向と、上記複数のメモリモジュ ールのうちの他方のメモリモジュールのメモリ用基板に 配置されたメモリチップ(15)の長手方向とが交差す るようにした請求項1~12,15,16のいずれか1 つに記載のカード型記録媒体。

【請求項18】 上記メモリモジュールは、積層される 複数のメモリモジュール(221,222,270)か ら構成され、上記複数のメモリモジュールのうちの上側 のメモリモジュールのメモリ用基板に配置されたメモリ チップ(15)の厚さが、上記複数のメモリモジュール のうちの下側のメモリモジュールのメモリ用基板に配置 されたメモリチップ(15)の厚さよりも大きいように した請求項1~12,15~17のいずれか1つに記載 のカード型記録媒体。

【請求項19】 上記ベース基板の上記他方の面に、メモリ用基板(21)に複数のメモリチップ(15)が実装されて構成されるメモリモジュールを実装するようにした請求項 $1\sim1$ 2, $15\sim1$ 8のいずれか1つに記載のカード型記録媒体。

【請求項20】 上記メモリ用基板と上記ベース基板との間に配置された絶縁性補強樹脂の補強部 (44d, 44e)をさらに備えるようにした請求項1~12, 15~19のいずれか1つに記載のカード型記録媒体。

【請求項21】 上記複数のメモリモジュールの上記メモリ用基板間に配置された絶縁性補強樹脂の補強部 (44i, 44j)をさらに備えるようにした請求項1~12,15~20のいずれか1つに記載のカード型記録媒体。

【請求項22】 上記パッケージ内面と上記メモリ用基板との間に配置された絶縁性補強樹脂の補強部 (44 c, 44 t) をさらに備えるようにした請求項 $1\sim1$ 2, $15\sim21$ のいずれか1つに記載のカード型記録媒体。

【請求項23】 上記パッケージ内面と上記ベース基板 との間に配置された絶縁性補強樹脂の補強部 (44a) をさらに備えるようにした請求項 $1\sim12$, $15\sim22$ のいずれか1つに 記載のカード型記録媒体。

【請求項24】 上記絶縁性補強樹脂の厚さは上記メモリチップの厚さより大きいようにした請求項 $20\sim22$ のいずれか1つに記載のカード型記録媒体。

【請求項25】 上記メモリ用基板の両面には少なくとも1個のメモリチップがそれぞれ実装され、かつ、上記メモリ用基板の両面に実装された上記メモリチップの位置が大略同一位置、かつ、で形状が大略同一であるようにした請求項8に記載のカード型記録媒体。

【請求項26】 上記メモリ用基板と上記ベース基板との間に両者の間隔を一定に保持するダミー基板(99)をさらに備えるようにした請求項1~12,15~25のいずれか1つに記載のカート型記録媒体。

【請求項27】 上記ベース基板の電極 (10x) と上記メモリ用基板の電極 (41) とのいずれか一方に両電極間を接合する突起電極 (11t) をさらに備えるようにした請求項 $1\sim12$, $15\sim26$ のいずれか1つに記載のカード型記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、少なくともベース 基板の一方の面にメモリチップが実装され他方の面にメ モリチップを動作制御する I Cチップが実装されるカー ド型記録媒体に関する。

[0002]

【従来の技術】従来、この種のカード型記録媒体の一例として、フラッシュメモリなどの半導体メモリチップを有する小型メモリカードが知られている。このような小型メモリカードは、携帯性に優れているため携帯機器に特に多用される傾向があり、携帯機器間で通信する静止画、動画、音楽などを記録させることが望まれている。このため、小型メモリカードとしては、より大きなメモリ容量を持つことが望まれてきている。

[0003]

【発明が解決しようとする課題】しかしながら、一般に、小型メモリカードは、そのパッケージサイズや厚みが規格で定められているため、小型メモリカード内のメモリチップ制御用ICチップを実装する基板にメモリチップを実装するだけでは、上記メモリ容量を大幅に増加させることが困難であった。上記メモリ容量を大幅に増加させるとき、小型メモリカードとしては携帯機器に出し入れすることから、ある程度の剛性が必要であり、かつ、耐衝撃性も要求されるため、これらの要求をも満足させる必要もあった。

【0004】従って、本発明の目的は、上記問題を解決することにあって、メモリ容量を大きくすることができ、かつ、剛性に優れ、耐衝撃性も良いカード型記録媒体及びその製造方法を提供することにある。

[0005]

【課題を解決するための手段】上記目的を達成するため に、本発明は以下のように構成する。

【0006】本発明の第1態様によれば、メモリ用基板に複数のメモリチップが実装されて構成されるメモリモジュールをベース基板の一方の面に実装するとともに、

30

40

上記ベース基板の他方の面に、上記複数のメモリチップ を動作制御するICチップを実装し、全体をパッケージ 内に収納するとともに、上記メモリ用基板と上記ベース 基板との間にはインターポーザを配置し、上記インター ポーザは、上記メモリ用基板の複数の電極とこれらの複 数の電極に対応する上記ベース基板の複数の電極との間 に位置して電気的に接続する複数の導体部を有する絶縁 体より構成されるようにしたカード型記録媒体を提供す る。

【0007】本発明の第2態様によれば、上記インター ポーザは、上記メモリ用基板の複数の電極にそれぞれ独 立して接触する第1の導体部と、上記ベース基板の上記 複数の電極にそれぞれ独立して接触する第2の導体部 と、上記メモリ用基板の上記電極に接触する上記第1の 導体部と上記ベース基板の上記電極に接触する上記第2 の導体部とを電気的にそれぞれ接続する複数の接続部と を上記絶縁体である絶縁部に備えるようにした第1の態 様に記載のカード型記録媒体を提供する。

【0008】本発明の第3態様によれば、上記インター ポーザは、上記絶縁体である絶縁部に形成された複数の 貫通孔と、上記絶縁部の表面側の各貫通孔の開口の周囲 に配置された第1の導体部と、上記絶縁部の裏面側の各 質通孔の開口の周囲に配置された第2の導体部と、上記 各貫通孔の内周面に形成されかつ上記第1の導体部と上 記第2の導体部とを電気的に接続する導体部とを備える ようにした第1の態様に記載のカード型記録媒体を提供 する。

【0009】本発明の第4態様によれば、上記メモリ用 基板の表裏両面にそれぞれ上記メモリチップを実装して 上記メモリモジュールを構成するようにした第1~3の いずれか1つの態様に記載のカード型記録媒体を提供す る。

【0010】本発明の第5態様によれば、上記メモリモ ジュールは、複数のメモリモジュールから構成され、各 メモリモジュールの各メモリ用基板には上記メモリチッ プが実装されているようにした第1~3のいずれか1つ の態様に記載のカード型記録媒体を提供する。

【0011】本発明の第6態様によれば、上記ベース基 板の上記一方の面には、上記メモリチップを実装するよ うにした第1~5のいずれか1つの態様に記載のカード 型記録媒体を提供する。

【0012】本発明の第7態様によれば、上記メモリ用 基板には、上記複数のメモリチップが上記メモリ用基板 の長手方向の中心に対して対称に配置されている第1~ 6のいずれか1つの態様に記載のカード型記録媒体を提 供する。

【0013】本発明の第8態様によれば、上記メモリ用 基板の両面には少なくとも1個のメモリチップがそれぞ れ実装され、かつ、上記メモリ用基板の両面に実装され た上記メモリチップの位置が同一位置であるようにした 50 略平行に上記ベース基板の電極と接続する電極が配置さ

実装される第1~7のいずれか1つの態様に記載のカー ド型記録媒体を提供する。

【0014】本発明の第9態様によれば、上記ベース基 板の上記他方の面にメモリチップを 実装するようにした 第1~8のいずれか1つの態様に記載のカード型記録媒 体を提供する。

【0015】本発明の第10態様によれば、上記メモリ 用基板又は上記ベース基板には、R F用LSIチップと ベースバンドLSIチップが実装されるようにした第1 ~9のいずれか1つの態様に記載のカード型記録媒体を 提供する。

【0016】本発明の第11態様によれば、上記メモリ 用基板はフィルム基板である第1~10のいずれか1つ の態様に記載のカード型記録媒体を提供する。

【0017】本発明の第12態様によれば、上記メモリ 用基板及び上記ベース基板は一枚の フィルム基板である 第1~11のいずれか1つの態様に記載のカード型記録 媒体を提供する。

【0018】本発明の第13態様によれば、第1~10 いずれか1つの態様に記載のカード型記録媒体を製造す るカード型記録媒体の製造方法であって、上記ベース基 板の上記一方の面に上記メモリ用基板を重ねたのち、上 記べース基板の電極と上記メモリ用基板の電極とを、上 記ベース基板のメモリ用基板実装面 に交差する方向に電 気的に接続する上記インターポーザの上記導体部により 電気的に接続するようにしたカード型記録媒体の製造方 法を提供する。

【0019】本発明の第14態様によれば、第5の態様 に記載のカード型記録媒体を製造するカード型記録媒体 の製造方法であって、上記ベース基板の上記一方の面に 上記一枚のメモリ用基板を重ね、上記一枚のメモリ用基 板の上に上記他の一枚のメモリ用基板を重ねたのち、上 記べ一ス基板の電極と上記複数のメモリ用基板の電極と を、上記ベース基板のメモリ用基板実装面に交差する方 向に電気的に接続する上記インターポーザの上記導体部 により電気的に接続するようにしたカード型記録媒体の 製造方法を提供する。

【0020】本発明の第15態様によれば、上記メモリ 用基板は長方形であるとともに、上記メモリチップは長 方形であり、上記長方形のメモリチップの長辺は、上記 長方形のメモリ用基板の少なくとも一方の短辺と大略平 行に配置され、かつ、上記短辺沿いに、上記ベース基板 の電極と接続する上記メモリ用基板の電極が配置される ようにした第1~12のいずれか1つの態様に記載のカ ード型記録媒体を提供する。

【0021】本発明の第16態様によれば、上記メモリ チップは上記メモリ用基板の一方の面に複数個備えら れ、上記メモリ用基板の上記一方の面上でかつ上記複数 のメモリチップ間に、上記メモリ用基板の上記短辺と大 れるようにした第15の態様に記載のカード型記録媒体を提供する。

【0022】本発明の第17態様によれば、上記メモリモジュールは、積層される複数のメモリモジュールから構成され、上記複数のメモリモジュールのうちの一方のメモリモジュールのメモリ用基板に配置されたメモリチップの長手方向と、上記複数のメモリモジュールのうちの他方のメモリモジュールのメモリ用基板に配置されたメモリチップの長手方向とが交差するようにした第1~12,15,16のいずれか1つの態様に記載のカード10型記録媒体を提供する。

【0023】本発明の第18態様によれば、上記メモリモジュールは、積層される複数のメモリモジュールから構成され、上記複数のメモリモジュールのうちの上側のメモリモジュールのメモリ用基板に配置されたメモリチップの厚さが、上記複数のメモリモジュールのうちの下側のメモリモジュールのメモリ用基板に配置されたメモリチップの厚さよりも大きいようにした第1~12,15~17のいずれか1つの態様に記載のカード型記録媒体を提供する。

【0024】本発明の第19態様によれば、上記ベース基板の上記他方の面に、メモリ用基板に複数のメモリチップが実装されて構成されるメモリモジュールを実装するようにした第 $1\sim12$, $15\sim18$ のいずれか1つの態様に記載のカード型記録媒体を提供する。

【0025】本発明の第20態様によれば、上記メモリ用基板と上記ベース基板との間に配置された絶縁性補強樹脂の補強部をさらに備えるようにした第 $1\sim12$, $15\sim19$ のいずれか1つの態様に記載のカード型記録媒体を提供する。

【0026】本発明の第21態様によれば、上記複数のメモリモシュールの上記メモリ用基板間に配置された絶縁性補強樹脂の補強部をさらに備えるようにした第1~12,15~20のいずれか1つの態様に記載のカード型記録媒体を提供する。

【0027】本発明の第22態様によれば、上記パッケージ内面と上記メモリ用基板との間に配置された絶縁性補強樹脂の補強部をさらに備えるようにした第 $1\sim1$ 2, $15\sim21$ のいずれか1つの態様に記載のカード型記録媒体を提供する。

【0028】本発明の第23態様によれば、上記バッケージ内面と上記ベース基板との間に配置された絶縁性補強樹脂の補強部をさらに備えるようにした第1~12,15~22のいずれか1つの態様に記載のカード型記録媒体を提供する。

【0029】本発明の第24態様によれば、上記絶縁性補強樹脂の厚さは上記メモリチップの厚さより太きいようにした第 $20\sim22$ のいずれか1つの態様に記載のカード型記録媒体を提供する。

【0030】本発明の第25態様によれば、上記メモリ 50

用基板の両面には少なくとも1個のメモリチップがそれぞれ実装され、かつ、上記メモリ用基板の両面に実装された上記メモリチップの位置が大略同一位置、かつ、で形状が大略同一であるようにした第8の態様に記載のカード型記録媒体を提供する。

【0031】本発明の第26態様によれば、上記メモリ用基板と上記ペース基板との間に両者の間隔を一定に保持するダミー基板をさらに備えるようにした第 $1\sim1$ 2、 $15\sim25$ のいずれか1つの態様に記載のカード型記録媒体を提供する。

【0032】本発明の第27態様によれば、上記ベース基板の電極と上記メモリ用基板の電極とのいずれか一方に両電極間を接合する突起電極をさらに備えるようにした第 $1\sim12$, $15\sim26$ のいずれか1つの態様に記載のカード型記録媒体を提供する。

[0033]

【発明の実施の形態】以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。なお、図面において、理解しやすくするため、ICチップ又はメモリチップと各基板との接合部分を断面にて示しているが、実際には、接合部分は全て封止樹脂で封止することが望ましい。

【0034】まず、本発明にかかる種々の実施の形態にかかるカード型記録媒体の一例としての小型メモリカードの具体的な基本的な構成を図23~図25に示す。

【0035】図において、110は基板、113は基板 110の裏面(図23では上側の面、図24では下側の 面)に実装されるASIC(Application Specific Int egrated Circuit) のコントローラLSIチップ (AS IC用ICチップ)、114は基板110の裏面に実装 30 されるマイクロプロセッサ用ICチップ、115は基板 110の表面(図23では下側の面、図24では上側の 面)に実装されるCSP (Chip Size Package) である フラッシュメモリチップ、116は基板110の電極、 118は基板110の表面に実装されるチップコンデン サ、119は基板110の表面に実装されるチップ抵 抗、130は基板110の表面を覆う上ケース、131 は上ケース130に固着されて基板110の裏面を覆う 下ケース、131 a は下ケース131の電極用開口、1 40 32はライトプロテクト用切換えスイッチである。

【0036】このような小型メモリカードの規格の例としては、図25に示すように、上ケース130に下ケース131が固着された状態の製品としての小型メモリカードでは、幅24mm×高さ32mm×厚さ2.1mmとなることが要求される。なお、図24では、上ケース130の厚さは1.4mm、下ケース131の厚さは0.7mmとなっている。また、フラッシュメモリの1 Cチップは、一例として、厚さ80 μ mで短辺7.8 m×長辺16 mmの長方形薄板状に構成されている。

【0037】このような規格に従った小型メモリカード

40

において、メモリの容量を増加させる本発明の様々な実施形態について、以下に詳細に説明する。ただし、この規格は、理解しやすくするための一例として述べるものであって、本発明 はこれに限定されるものではない。

【0038】(第1実施形態)本発明の第1の実施形態にかかるカード型記録媒体の一例としての小型メモリカードは、図1~図3に示すように、ベース基板モジュール210と、ベース基板モジュール210と、ベース基板モジュール210と、第1メモリモジュール221と、第1メモリモジュール221とに実装された第2メモリモジュール222と 10を備えて、図24の上記コントローラLSIチップ113とマイクロプロセッサ用ICチップ114とフラッシュメモリチップ115とが実装された基板110を構成し、上ケース30と下ケース31内に、各ケース30、31との間にはそれぞれ所定の隙間を空けて収納されるようにしている。

【0039】ベース基板モジュール210は、長方形板 状のベース基板 1 0 の下面に、マイクロプロセッサ用 I Cチップ14とASIC用ICチップ13とを所定間隔 あけて実装されて 構成されている。マイクロプロセッサ 用ICチップ14の各電極と各基板の各電極、及び、A SIC用ICチップ13の各電極と各基板の各電極と は、バンプなどを介して直接的に接合すなわちフリップ チップ実装されたのち、接合部分が絶縁性の封止樹脂で 封止されている。 ベース基板 10の上面には、その一端 部に、チップコンデンサ18及びチップ抵抗19をベー ス基板10の長手方向沿いの長辺とは直交する短辺沿い に実装している。 ベース基板 10の長手方向沿いの長辺 の近傍には、ベース基板10の回路パターンと電気的に 接続され、かつ、他のメモリ用基板21,22と接続す るための電極として機能するように、貫通孔10aが多 数形成されており、各貫通孔10a内にはクリーム半田 12が配置されている。長手方向の両端の貫通孔10 a は小型メモリカードの製造の際に位置決め孔10zとし て使用されること もある。なお、16は小型メモリカー ドのカード電極、18はチップコンデンサ、19はチッ プ抵抗である。

【0040】第1メモリモジュール221は、ベース基板10よりも小さい長方形の第1メモリ用基板21の表裏両面(上下両面)に、合計4個のフラッシュEEPROMなどの不揮発性メモリチップなどのメモリチップ15を実装して構成されている。各メモリチップ15の各電極と第1メモリ用基板21の各電極とはバンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。第1メモリ用基板21の長手方向沿いの長辺の近傍には、第1メモリ用基板21の回路パターンと電気的に接続され、かつ、ベース基板10及び第2メモリ用基板22と接続するための電極として機能するように、貫通孔21aが多数形成されており、各貫通孔21a内にはク

リーム半田12が配置されている。長手方向の両端の貫通孔21°aは小型メモリカードの製造の際に位置決め孔212として使用されることもある。

【0041】第2メモリモジュール222は、第1メモ リモジュール221と同一構造であって、ベース基板1 0よりも小さい長方形の第2メモリ用基板22の表裏両 面(上下両面)に、合計4個のフラッシュメモリなどの メモリチップ15を実装して構成されている。各メモリ チップ15の各電極と第2メモリ用基板22の各電板と はバンプなどを介して直接的に接合すなわちフリップチ ップ実装されたのち、接合部分が絶縁性の封止樹脂で封 止されている。第2メモリ用基板22の長手方向沿いの 長辺の近傍には、第2メモリ用基板22の回路パターン と電気的に接続され、かつ、ベース基板10及び第1メ モリ用基板21と接続するための電極として機能するよ うに、貫通孔22aが多数形成されており、各貫通孔2 2 a内にはクリーム半田12が配置されている。長手方 向の両端の貫通孔22aは小型メモリカードの製造の際 に位置決め孔222として使用されることもある。

【0042】ベース基板10の各貫通孔10a、第1メ モリ用基板21の各貫通孔21a、及び、第2メモリ用 基板22の各貫通孔22aを、上記ベース基板10のメ モリ用基板実装面に直交する方向に基板間を電気的に接 続する導体の一例としての導電性ワイヤ11がそれぞれ 貫通して、各貫通孔内のクリーム半田12に接触して、 ベース基板10の各貫通孔10a内のクリーム半田12 と、第1メモリ用基板21の各貫通孔21a内のクリー ム半田12と、第2メモリ用基板22の各貫通孔22a 内のクリーム半田12とを導電性ワイヤ11により電気 的に接続する。具体的な例として、各貫通孔は、各基板 の回路に接続されかつ直径0.50μmで内周面が金メ ッキされたスルーホールとし、導電性ワイヤ11として は、直径0.20μmの銅ワイヤとする。各貫通孔につ いては、ベース基板10の各貫通孔10aのみをベース 基板10の回路に接続されかつ直径0.50μmで内周 面が金メッキされたスルーホールとし、第1メモリ用基 板21の各貫通孔21a及び第2メモリ用基板22の各 貫通孔22aはそれぞれ各メモリ用基板基板の回路にそ れぞれ接続されかつ直径0.50 µmで内周面が金メッ キされたスルーホールを半分カットした大略半円形状 (図1参照)とすることもできる。

【0043】このように、ベース基板10と第1メモリ 用基板21と第2メモリ用基板22とを導電性ワイヤ1 1により接続することができるため、ベース基板10の 上に、それぞれ両面にメモリチップ15を実装可能な2 層のメモリ用基板21,22を狭い間隔で小スペース内 に配置することができるとともに、各基板間の電極を導 電性ワイヤ11により接続することにより、電極間での 接続強度を向上させることができる。このような構成す 3000であることにより、ベース基板10のいずれか一方の面にメ モリを実装する場合と比較して、メモリの実装可能な面積は、第1メモリ用基板 2 1 の表裏両面、第2 メモリ用基板 2 2 の表裏両面の 4 倍に増加し、最大で 4 倍までメモリ容量を増加させることができる。よって、例えば、1 個のメモリチップ 1 5 が 3 2 MBのとき、2 個のメモリチップ 1 5 が 3 2 MBのとき、2 個のメモリチップ 1 5 が 3 2 MBのときは 2 × 3 2 MB = 6 4 MB であったのが、最大で 8 × 3 2 MB = 2 5 6 MB とすることができる。また、1 個のメモリチップ 1 5 が 6 4 MBのときには、最大で 8 × 6 4 MB = 5 1 2 MB とすることができる。さらに、1 個のメモリチップ 1 5 10 が 1 2 8 MBのときには、最大で 8 × 1 2 8 MB = 5 1 10 GBとすることができる。

【0044】また、各メモリ用基板21, 22の表裏両面に2個ずつ全く同一位置に同一サイズ及び厚みのメモリチップ15を実装することができるため、各メモリ用基板21, 22に熱的又は機械的応力が作用したとき、例えば、封止樹脂の硬化収縮などにより各基板が片側に反ることが防止できる。また、上記各メモリ用基板21, 22には、上記複数のメモリチップ15が上記メモリ用基板21, 220長手方向の中心に対して対称に配置することができて、各メモリ用基板21, 224体として、応力の偏った分布を防止することができる。

【0045】また、メモリチップ15が実装されたメモリモジュール221,222をベース基板10とは別部品として別個に構成することができ、バーンイン時にメモリチップ15が不良と判断された場合には、そのメモリモジュールのみを廃棄すればよく、1Cチップ13,14が実装されたベース基板10まで廃棄する必要がなくなる。

【0046】また、各メモリチップ15を各基板に対してアウターリード無しに直接実装すなわちフリップチップ実装するため、言いかえれば、各メモリチップ15の各電極と各基板の各電極とをバンプなどを介して直接的に接合するため、各メモリチップ15の外側にアウターリードを引き出して各基板に接合するスペースや手間を省くことができて、小スペース化、工程の短縮化を図ることができる。

【0047】なお、図23~図25の小型メモリカードの規格に対応するようにするため、一例として、図2に示すように、ベース基板10の厚さは0.2 mm、第1 40メモリ用基板21の厚さは0.15 mm、第2メモリ用基板22の厚さは0.15 mm、第2メモリ用基板22の下面に実装されたメモリチップ15と第1メモリ用基板21の上面に実装されたメモリチップ15との隙間は0.41 mm、第1メモリ用基板21の下面に実装されたメモリチップ15とベース基板10の上面との隙間は0.41 mmである。また、第2メモリ用基板22の上面に実装されたメモリチップ15の上面とベース基板10の下面との距離は1.12 mm、ベース基板10の下面との距離は1.12 mm、ベース基板10の下面とベース基板10の下面とベース基板10の下面とベース基板10の下面とベース基板10の下面とベース基板100下面

【0048】なお、各基板、すなわち、ベース基板1 0、第1メモリ用基板21、第2メモリ用基板22は単 層基板、多層基板いずれの形態でもよい。

) 【0049】以下に、上記小型メモリカードの製造方法 について説明する。

【0050】図4 (A) に示すように、ベース基板10の下面側には、マイコン用ICチップであるマイクロプロセッサ用ICチップ14とコントローラ用ICチップであるASIC用ICチップ13の2つのICチップがベアチップ実装されて、ベース基板モジュール210を1個形成する。なお、このとき、具体的には図示しないが、ベース基板10の下面には小型メモリカードのカード電極16を形成しておくとともに、ベース基板10の上面にはチップコンデンサ18、チップ抵抗19も実装しておく。

【0051】また、図4(B),図4(C)に示すように、2枚のメモリ用基板21,22の上下両面のそれぞれにフラッシュメモリなどのメモリチップ15を2個ずつフリップチップ実装して、第1及び第2メモリモジュール221,222を2個形成する。

【0.052】これらの図4(A),図4(B),図4(C)に示すそれぞれの工程は、同時に行っても良いし、任意の順に行うようにしてもよい。また、多数の小型メモリカードを製造する場合には、図4(A),図4(B),図4(C)に示す工程をそれぞれ多数回行って、予め多数の第1及び第2メモリモジュール221,222及びベース基板モジュール210を製造しておいてもよい。

【0053】次に、図5(A)に示すように、ベース基板10の各貫通孔10a内にクリーム半田12をディスペンサ51により供給する。同様に、図5(B)及び(C)にそれぞれ示すように、第1及び第2メモリ基板21,22の各貫通孔21a,22a内にもクリーム半田12をディスペンサ51によりそれぞれ供給する。なお、各基板10,21,22において、長手方向両端の同一箇所にある貫通孔を位置決め孔10z,21z,22として使用するため、基板接続用の電極としての機能を果たさないようにしており、クリーム半田12は挿入しないようにする。また、上記位置決め孔10z,21z,22zの代わりに、各基板に位置決め用マークを設けたり、又は、各基板の回路パターンの一部を位置決め用マークとして使用することにより、基板同士の位置決めに利用するようにしてもよい。

【0054】次いで、図5 (D) に示すように、第1メ

モリモジュール221と第2メモリモジュール222とを仮固定する。すなわち、第1メモリ用基板21の上に第2メモリ用基板22を載置して、各端部の位置決め孔21z,22z同士が互いに同一に位置するように位置決め調整したのち、絶縁性の仮固定用接着剤52により、第1メモリ用基板21の上面に実装した2個のメモリチップ15,15の下面と、第2メモリ用基板22の下面に実装した2個のメモリチップ15,15の下面とを接着して、第1メモリモジュール221と第2メモリモジュール222とを仮固定する。このとき、第1メモリリ用基板21と第2メモリ用基板22とは大略平行になるようにする。これは、小型メモリカード全体の寸法を規格内の寸法にするためである。

【0055】次いで、図6(A)に示すように、仮固定された第1メモリモジュール221と第2メモリモジュール222をベース基板モジュール210に仮固定する。すなわち、第1メモリモジュール221の下面に実装された2個のメモリチップ15とベース基板モジュール210の上面とを絶縁性の仮固定用接着剤52により接着して、ベース基板モジュール210の上に、仮固定20された第1メモリモジュール221と第2メモリモジュール222を仮固定する。このとき、第1メモリ用基板21と第2メモリ用基板21と第2メモリ用基板21と第2メモリ用基板21と第2メモリカード全体の寸法を規格内の寸法にするためである。

【0056】次いで、図6(B)に示すように、モジュール間の電極同士を導電性ワイヤ11で個別に接続する。すなわち、ベース基板モジュール210の各位置決め孔10zと第1メモリモジュール221の各位置決め孔21zと第2メモリモジュール222の各位置決め孔21zとを一致させるように位置決めした状態で、ベース基板モジュール210の各貫通孔10a内のクリーム半田12の電極と第1メモリモジュール221の各貫通孔21a内のクリーム半田12の電極と第2メモリモジュール222の各貫通孔22a内のクリーム半田12の電極とを、導電性ワイヤ11で個別に接続する。

【0057】その後、リフロー炉内に入れることにより、又は、ホットエアなどの熱風を吹き付けることにより、各クリーム半田12を溶融して各クリーム半田12と導電性ワイヤ11とを完全に固着させることにより、確実に電気的に接続する。

【0058】次いで、ベース基板モジュール210のベース基板10と第1メモリモジュール221の第1メモリ用基板21との間、第1メモリモジュール221の第1メモリ用基板21と第2メモリモジュール222の第2メモリ用基板22との間、第2メモリ用基板22の上面の2個のメモリチップ15間を、それぞれ、絶縁性の封止樹脂200で封止する。

【0059】次いで、これを上下ケース30,31内に 収納して上記小型メモリカードを得る。 【0060】上記小型メモリカードの製造方法によれば、図1の小型メモリカードにおいてをベース基板モジュール210に実装する前に、予め第1メモリモジュール221と第2メモリモジュール222とを実装してバーンイン試験などによりメモリモジュール全体としての機能を検査することができ、不良の場合には、メモリモジュールのみを廃棄すればよく、メモリモジュールに比較して高価なベース基板モジュール210を廃棄する必要がなくなり、コストダウンを図ることができる。

【0061】なお、上記第1実施形態においては、図6(B)に示すように上記ベース基板モジュール210の各貫通孔10a内のクリーム半田12の電極と第1メモリモジュール221の各貫通孔21a内のクリーム半田12の電極と第2メモリモジュール222の各貫通孔22a内のクリーム半田12の電極とを、多数の導電性ワイヤ11で個別に接続する代わりに、図6(C)に示すように、モジュール間の電極同士を、導体の別の例としての連続した1本又は数本の導電性ワイヤ53で接続するようにしてもよい。

【0062】すなわち、ベース基板モジュール210と 第1メモリモジュール221と第2メモリモジュール2 22とが上下に重なるように位置する3個のクリーム半 田12の電極、すなわち、導電性ワイヤ53を、第2メ モリモジュール222の各貫通孔22a内のクリーム半 田12の電極と、第1メモリモジュール221の各貫通 孔21a内のクリーム半田12の電極と、ベース基板モ ジュール210の各貫通孔10a内のクリーム半田12 の電極とを貫通させる。次いで、U字状に折り曲げたの ち、導電性ワイヤ53を、隣接するベース基板モジュー ル210の各貫通孔10a内のクリーム半田12の電極 と、第1メモリモジュール221の各貫通孔21a内の クリーム半田12の電極と、第2メモリモジュール22 2の各貫通孔22a内のクリーム半田12の電極とを貫 通させる。次いで、再び、U字状に折り曲げたのち、例 えば、隣接する第2メモリモジュール222の各貫通孔 22a内のクリーム半田12の電極と、第1メモリモジ ュール 2 2 1 の 各貫 通 孔 2 1 a 内 の ク リーム 半 田 1 2 の 電極と、ベース基板モジュール210の各貫通孔10a 内のクリーム半田12の電極とを貫通させる。このよう 40 にして、接続すべき全てのクリーム半田12の電極を接 続する。

【0063】次いで、リフロー炉内に上記モジュールを搬入してリフロー工程を行うことにより、または、ホットエアなどの熱風を吹き付けることにより、各クリーム半田12を溶融して各クリーム半田12と導電性ワイヤ53とを導通状態のまま完全に固着させることにより、確実に電気的に接続する。

【0064】次いで、上記導電性ワイヤ53の上記U字 状に折り曲げた部分を切断して除去することにより、ベ 50 - ス基板10と第1及び第2メモリ用基板21,22の

上下に重なるように位置する3個のクリーム半田12の 電極を互に個別的に導通させ、かつ、3個の接続部毎に 独立的に導通させる導通用柱部材として機能させること ができる。

【0065】このような構成によれば、多数の導電性ワイヤ11を予め用意する必要がなく、用意すべき部品点数を削減することができるとともに、多数の導電性ワイヤ11を一本ずつ接続するよりも連続した導電性ワイヤ53を半田12に貫通させる方が接続しやすく、作業の軽減を図ることができる。

【0066】上記第1実施形態において、ベース基板10と第1メモリ用基板21と第2メモリ用基板22とを同時に位置決めして仮固定するようにしてもよい。また、仮固定は、接着剤の代わりに両面粘着テープを使用することもできる。さらには、接着剤を使用せずに、他の部材又は半田の粘着力を利用して上記三枚の基板を位置決め保持するようにしてもよい。

【0067】 (第2実施形態) 図7は、本発明の第2実 施形態にかかる小型メモリカードの完成状態での一部断 面側面図である。図7では、導電性ワイヤ53の代わり に、銅などの導電性ボール71を使用するものである。 すなわち、ベース基板10の各貫通孔10a内のクリー ム半田12と第1メモリ用基板21の各貫通孔10a内 のクリーム半田12との間に導電性ボール71を介在さ せて、ベース基板10と第1メモリ用基板21との間を 大略平行に保持するとともに、第1メモリ用基板21の 各貫通孔21a内のクリーム半田12と第2メモリ用基 板22の各貫通孔22a内のクリーム半田12との間に 導電性ボール71を介在させて第1メモリ用基板21と 第2メモリ用基板22との間を大略平行に保持するよう にしている。この場合、導電性ボール71の直径よりも 各貫通孔10a,21a,22aのクリーム半田12の 外径を大きくして、導電性ボール71が各クリーム半田 12の電極上に若干入り込みつつ安定して保持されるよ うにするのが好ましい。

【0068】 導電性ボール71の一例としては、直径 0.3μ mの銅ボールを使用することができる。 導電性ボール71の材料としては、銅以外に、スズー亜鉛系、スズー銀系、スズー銀系、スズー銅系も使用することができる。

【0069】第2実施形態によれば、第1実施形態と同様な作用効果を奏することができる上に、ベース基板10と第1メモリ用基板21、及び、第1メモリ用基板21と第2メモリ用基板22との間に導電性ボール71を介在させることにより、各基板の間隔を容易に均等にすることができて、各基板を大略平行に配置することができる。また、導電性ボール71を銅などの半田よりも融点が高い材料より構成すれば、後工程でリフローやエアブローにより半田を溶融するときでも導電性ボール71が溶融せず、基板間隔を導電性ボール71により確実に確保することができ、高い精度で基板間の大略平行度を50

保持することができる。よって、また、基板間が導電性ボール71で支持されるため、機械的な応力が作用しても導電性ボール71は容易に変形しない。従って、熱的な応力及び機械的な応力に抗して、基板間の大略平行度を確実に保持することができるとともに、隣接する導電性ボール71との接触も防止することができてショートを防止できる。さらに、導電性ボール71の直径を小さくすることにより、より狭いピッチでの配置が可能となり、配線の自由度が増し、各メモリチップ15への個別配線が可能となり、メモリチップ15とICチップ13,14間での処理速度の向上を図ることができる。

【0070】以下に、図7の上記小型メモリカードの製造方法について説明する。

【0071】まず、図1などの上記小型メモリカードの 製造方法と同様に、図4 (A),図4 (B),図4 (C) に示すように、第1及び第2メモリモジュール2 21,222及びベース基板モジュール210を製造す る。なお、このとき、具体的には図示しないが、ベース 基板10の下面には小型メモリカードのカード電極16 を形成しておくとともに、ベース基板10の上面にはチ ップコンデンサ18、チップ抵抗19も実装しておく。 【0072】次いで、図8(A)に示すように、ベース 基板モジュール210にクリーム半田を印刷供給する。 すなわち、ベース基板10の各貫通孔10aに対応する 貫通孔すなわちクリーム半田挿入孔54aを有するステ ンシル54を、ベース基板モジュール210のベース基 板10上に重ねて、ステンシル54上をクリーム半田1 2を移動させながらスキージ55を移動させて、ステン シル54の各クリーム半田挿入孔54aからベース基板 10の各貫通孔10 a内にクリーム半田12を押し込む ように挿入する。このとき、ベース基板10 の各貫通 孔10aにおいて、クリーム半田12がベース基板10 からベース基板10の厚み方向に若干はみ出るようにす

【0073】次いで、図8(B)に示すように、ベース基板モジュール210の各クリーム半田12の電極上に導電性ボール71を1個ずつ供給する。すなわち、ベース基板10の各貫通孔10aのクリーム半田12に対応する貫通孔すなわち導電性ボール挿入孔56aを有する導電性ボール挿入用板56を、ベース基板モジュール210のベース基板10上に、好ましくはクリーム半田12に接触しないように、重ねて、導電性ボール挿入用板56上を多数の導電性ボール71を移動させながらスキージ57を移動させて、導電性ボール挿入用板56の各導電性ボール挿入孔56aからベース基板10の各貫通孔10a内のクリーム半田12上に導電性ボール71を1個ずつ載せる。各導電性ボール71は、クリーム半田12に載せられるとき、スキージ57からの圧力により

る。これは、後の工程で、導電性ボール71を各クリー

ム半田12上にクリーム半田12自体の粘着力により安

定して保持できるようにするためである。

40

クリーム半田12内に若干入り込んだ状態となり、クリ ーム半田12自体の粘着力により位置保持される。各ク リーム半田12上に導電性ボール71を1個ずつ確実に 載せるため、導電性ボール挿入用板56の厚みは導電性 ボール71の直径と同等か上記直径より若干小さくし て、1つの導電性ボール挿入孔56a内に複数個の導電 性ボール71が入り込まず、1個の導電性ボール71し か入らないようにする。一例として、導電性ボール挿入 用板56の厚さは0.2 μ mとして、直径0.3 μ mの 銅ボールが各導電性ボール挿入孔56aに対して1個の み入るようにする。

【0074】次いで、図8(C)に示すように、ベース 基板モジュール210上に載置すべき第1メモリモジュ ール221の第1メモリ用基板21の各貫通孔21a内 にクリーム半田12をディスペンサ51などにより塗布 供給する。この工程は、図8 (B) の工程と同時又は図 8 (B) の工程より先に行うようにしてもよい。

【0075】次いで、図9(A)に示すように、ベース 基板モジュール210の各クリーム半田12の電極上の 導電性ボール71を介して、ベース基板モジュール21 0上に第1メモリモジュール221を実装する。すなわ ち、ベース基板10の両端の位置決め孔10zと第1メ モリ用基板21の両端の位置決め孔21zとを一致させ た状態で、ベース基板10の各クリーム半田12上の導 電性ボール71の上に、第1メモリ用基板21の各貫通 孔21a内のクリーム半田12が載置されるように、ベ ース基板10の上に第1メモリ用基板21を重ね合わせ ある程度の圧力を作用させて、第1メモリ用基板21の 各貫通孔21a内のクリーム半田12内に各導電性ボー ル71の上部の一部が入り込むようにする。これによ り、ベース基板10と第1メモリ用基板21とが大略平 行に位置決め保持される。なお、ベース基板10の上に 第1メモリ用基板 21を重ね合わせてある程度の圧力を 作用させるとき、ベース基板10の上面と第1メモリ用 基板21の下面の2個のメモリチップ15の下面とを仮 固定用絶縁性接着剤52により接着させるようにしても よい。このように、第1メモリ用基板21とベース基板 10とを互いに大略平行になるようにするのは、小型メ モリカード全体の寸法を規格内の寸法にするためであ

【0076】次いで、図9 (B) に示すように、第1メ モリモジュール221上に載置すべき第2メモリモジュ ール222の第2メモリ用基板22の各貫通孔22a内 にクリーム半田12をディスペンサ51などにより塗布 供給する。この工程は、次の図10(A)の工程と同時 又は図10(A)の工程より後に行うようにしてもよ い。

【0077】次いで、図10(A)に示すように、ベー ス基板モジュール210上の第1メモリモジュール22 1の第1メモリ用基板21の各クリーム半田12の電極 50 ル71とを導通状態のまま固着させることにより、確実

上に導電性ボール71を1個ずつ供給する。すなわち、 図8 (B) と同様に、第1メモリ用基板21の各貫通孔 21aのクリーム半田12に対応する貫通孔すなわち導 電性ボール挿入孔58aを有する導電性ボール挿入用板 58を、第1メモリモジュール221の第1メモリ用基 板21上に、好ましくはクリーム半田12に接触しない ように、重ねて、導電性ボール挿入用板58上を多数の 導電性ボール71を移動させながらスキージ59を移動 させて、導電性ボール挿入用板58の各導電性ボール挿 入孔58aから第1メモリ用基板21の各貫通孔21a 内のクリーム半田12上に導電性ボール71を1個ずつ 載せる。各導電性ボール71は、クリーム半田12に載 せられるとき、スキージ59からの圧力によりクリーム 半田12内に若干入り込んだ状態となり、クリーム半田 12自体の粘着力により位置保持される。各クリーム半 田12上に導電性ボール71を1個ずつ確実に載せるた め、導電性ボール挿入用板58の厚みは導電性ボール7 1の直径と同等か上記直径より若干小さくして、1つの 導電性ボール挿入孔58a内に複数個の導電性ボール7 1が入り込まないようにする。

【0078】次いで、図10(B)に示すように、第1 メモリモジュール221の各クリーム半田12の電極上 の導電性ポール71を介して第1メモリモジュール22 1上に第2メモリモジュール222を実装する。すなわ ち、ベース基板10の両端の位置決め孔102と第1メ モリ用基板21の両端の位置決め孔21 zと第2メモリ 用基板22の両端の位置決め孔222とを一致させた状 態で、第1メモリ用基板21の各クリーム半田12上の 導電性ポール71の上に、第2メモリ用基板22の各貫 通孔22a内のクリーム半田12が載置されるように、 第1メモリ用基板21の上に第2メモリ用基板22を重 ね合わせある程度の圧力を作用させて、第2メモリ用基 板22の各貫通孔22a内のクリーム半田12内に各導 電性ボール71の上部の一部が入り込むようにする。こ れにより、ベース基板10と第1メモリ用基板21と第 2メモリ用基板22とが大略平行に位置決め保持され る。なお、第1メモリ用基板21の上に第2メモリ用基 板22を重ね合わせてある程度の圧力を作用させると き、第1メモリ用基板21の上面の2個のメモリチップ 15の上面と第2メモリ用基板22の下面の2個のメモ リチップ15の下面とを仮固定用絶縁性接着剤52によ り接着させるようにしてもよい。このように、第1メモ リ用基板21と第2メモリ用基板22とを互いに大略平 行になるようにするのは、小型メモリカード全体の寸法 を規格内の寸法にするためである。

【0079】次いで、リフロー炉内に上記モジュールを 搬入してリフロー工程を行うことにより、または、ホッ トエアなどの熱風を吹き付けることにより、各クリーム 半田12を溶融して各クリーム半田12と各導電性ボー

に電気的に接続する。

【0080】次いで、ベース基板モジュール210のベ ース基板10と第1メモリモジュール221の第1メモ リ用基板21との間、第1メモリモジュール221の第 1メモリ用基板21と第2メモリモジュール222の第 2メモリ用基板22との間、第2メモリ用基板22の上 面の2個のメモリチップ15間を、それぞれ、絶縁性の. 封止樹脂200で封止する。

【0081】次いで、これを上下ケース30,31内に 収納して上記小型メモリカードを得る。

【0082】なお、導電性ボール71の直径は、ベース 基板モジュール210と第1メモリモジュール221と の間に配置される導電性ボール71と、第1メモリモジ ュール221と第2メモリモジュール222との間に配 置される導電性ボール71とを図7のように異ならせる ようにしてもよいが、同一としてもよい(図示せず)。 【0083】なお、上記工程において、第1メモリモジ ュール221をベース基板モジュール210に実装する 前に第1メモリモジュール221の第1メモリ用基板2 1の各貫通孔21 a内にクリーム半田12を供給するよ 20 うにしたが、第1メモリモジュール221をベース基板 モジュール210に実装した後に、第1メモリモジュー ル221の第1メモリ用基板21の各貫通孔21a内に クリーム半田12を供給するようにしてもよい。同様 に、第2メモリモジュール222を第1メモリモジュー ル221に実装する前に第2メモリモジュール222の 第2メモリ用基板 22の各貫通孔22a内にクリーム半 田12を供給するようにしたが、第2メモリモジュール 222を第1メモリモジュール221に実装した後に、 第2メモリモジュール222の第2メモリ用基板22の 各貫通孔22a内にクリーム半田12を供給するように してもよい。

【0084】上記製造方法によれば、基板間の間隔を導 電性ボール71により一定に保持しやすく、基板相互の 平行度も確保しやすい。

【0085】上記第2実施形態において、導電性ボール 71は上記したように印刷により供給するものに限ら ず、導電性ボール71を1個ずつ又は複数個同時に吸着 して供給するようにしてもよい。

【0086】なお、本発明は上記実施形態に限定される ものではなく、その他種々の態様で実施できる。以下の 種々の実施形態について説明する。

【0087】 (第3実施形態) 図11は、本発明の第3 実施形態にかかる 小型メモリカードの一部断面側面図で ある。第1及び第2実施形態では、ベース基板モジュー ル210上に第1メモリモジュール221と第2メモリ モジュール222とを重ねて配置しているが、第2メモ リモジュール222を省略して、図11に示すように、 ベース基板モジュール210上に導電性ワイヤ11を介 して第1メモリモジュール221のみを配置するように 50

してもよい。第1メモリモジュール221の第1メモリ 用基板21には、その上下両面に2個ずつメモリチップ 15を実装するとともに、第1メモリ用基板21の下面 の2個のメモリチップ15の下面をベース基板10の上 面に接触させるようにしている。しかしながら、第1メ モリ用基板21の下面の2個のメモリチップ15の下面 とベース基板10の上面との間に隙間を形成するように してもよい(図示せず)。また、導電性ワイヤ11の代 わりに、半田又は導電性ボールを使用してもよい (図示 10 せず)。

【0088】このように構成すれば、ベース基板10の 上面にのみメモリを実装するものと比較して、高い容量 のメモリチップ15を図1又は図7の小型メモリカード より小さなスペースに配置することができる。

【0089】 (第4実施形態) 図12は、図11の小型 メモリカードにおいて、第1メモリモジュール221を 2分割した本発明の第4実施形態である。すなわち、ベ ース基板モジュール210上に導電性ワイヤ11を介し て分割型第1メモリモジュール221Aと分割型第1メ モリモジュール221Bとをそれぞれ個別に実装するも のである。分割型第1メモリモジュール221Aと分割 型第1メモリモジュール221Bは、それぞれ、第1メ モリ用基板21を2分割したサイズ又はそれ以下のサイ ズの分割型第1メモリ用基板21A,21Bの上下両面 にメモリチップ15を1個ずつ実装したものである。

【0090】このような構成によれば、ベース基板モジ ュール210上で、分割型第1メモリモジュール221 Aと分割型第1メモリモジュール221Bとの配置にそ れぞれ自由度を持たせることができる。また、メモリチ ップ15が実装されたメモリモジュールのバーンイン時 に1個のメモリチップ15が不良と判断された場合に は、第1メモリモジュール221では残りの3個の正常 なメモリも廃棄することになるが、分割型第1メモリモ ジュール221A又は221Bでは残りの1個のメモリ チップ15を廃棄することになるため、メモリチップ1 5をより効率的に使用することができる。

【0091】 (第5実施形態) 図13は、本発明の第5 実施形態の小型メモリカードの一部であって、図11の 小型メモリカードにおいて、第1メモリモジュール22 1の上下両面にメモリチップ15を実装するのではな く、第1メモリモジュール221の第1メモリ用基板2 1の上面には2個のメモリチップ15を実装するが、下 面には実装せずに、この下面に対向するベース基板10 の上面に2個のメモリチップ15を実装するようにした ものである。

【0092】 (第6実施形態) 図14は、本発明の第6 実施形態の小型メモリカードの一部であって、図13の 小型メモリカードにおいて、第1メモリモジュール22 1と同様に、第1メモリモジュール221の上に実装す る第2メモリモジュール222でも第2メモリ用基板2

2の上面にのみ2個のメモリチップ15を実装するが、下面には実装しないとともに、さらに、第2メモリモジュール222の上に第3メモリモジュール270を実装するようにしたものである。第3メモリモジュール270でも、第1メモリモジュール221と同様に、第3メモリ用基板70の上面にのみ2個のメモリチップ15を実装するが、下面には実装しないようにしている。

【0093】好ましくは、上記第1メモリモジュール221、第2メモリモジュール222、第3メモリモジュール270の各メモリチップ15の中心位置、さらには10ベース基板モジュール210のICチップ13,14の中心位置を一致させるようにすれば、小型メモリカード全体として、メモリ用基板の長手方向の中心に対して、ほぼ対称にメモリなどの部品を実装することができ、機械的応力又は熱的応力に対して、メモリ用基板の長手方向の中心に関してバランス良く対抗することができて、ベース基板と比較して厚さの薄い各メモリ基板の反りを防止することができる。

【0094】(第7実施形態)図15は、本発明の第7 実施形態の小型メモリカードの一部であって、図1及び 20 図7の小型メモリカードにおいて、マイクロプロセッサ 用ICチップ14とASIC用ICチップ13の2つの ICチップの機能を1つのICチップ60にまとめたワンチップ型マイコンに適用する場合の実施形態であり、ベース基板10の下面のICチップを実装しない空いたスペースに、さらに、追加のメモリモジュール61を配置するようにしたものである。追加のメモリモジュール61は、第4メモリ用基板24の上下両面にメモリチップ15が実装されているとともに、メモリ用基板24自体を導電性ワイヤ11などによりベース基板10に実装 30 するようにしている。これにより、さらに、メモリ容量を大きくすることができる。

【0095】また、図132は、上記本発明の第7実施 形態の変形例にかかる小型メモリカードの一部断面側面 図であり、第1メモリモジュール221が2つの第1メ モリ用基板21,21に分かれており、第2メモリモジ ュール222が2つの第2メモリ用基板22,22に分 かれている例である。なお、このように、各モジュール を2つ以上の複数のメモリ用基板に分割することは、他 の実施形態にも適用可能である。

【0096】(第8実施形態)図16は、本発明の第8実施形態の小型メモリカードの一部であって、メモリ用基板を、単層又は積層基板ではなく、より一層薄いフィルム基板とするものである。すなわち、四角形枠状のフィルム基板63であって、絶縁体樹脂の枠部63b内にリード端子63aが配置され、リード端子63aの上下両面にメモリチップ15の電極が半田75を介してそれぞれ直接的に実装されている。フィルム基板63間の間隔は、半田などの柱状の導電性体62により確保できるようにしている。もちろん、半田などの柱状の導電性体

62に代えて、導電性ボールやワイヤを使用することもできる(図示せず)。このように、フィルム基板63の両面にメモリチップ15を直接実装することができて、さらに小型化及び薄型化を図ることができるとともに、メモリチップ15の外部に大きくリードを張り出させてベース基板10などに接続させる必要がなくなり、さらに、小型化を図ることができる。

【0097】(第9実施形態)図17は、本発明の第9 実施形態の小型メモリカードの一部であって、2枚のフィルム基板65,65を上記第1及び第2メモリ用基板21,22の代わりに使用する別の実施形態であって、より薄型化を図ることができる。66はフィルム基板65,65間及びベース基板10との間での電気的接続を行う半田又は銅ボールなどの導電体である。

【0098】(第10実施形態)図18は、本発明の第10実施形態の小型メモリカードの一部であって、絶縁体の合成樹脂シート内に金線などの導電ピン67aを多数配置した導電性シート67であって、これをメモリ用基板21,22の電極間、又は、メモリ用基板21の電極とベース基板10の電極との間に配置して、電気的接続及び両基板間の間隔保持を兼用することができる。

【0099】また、導電ビン67aの代わりに、導電性ペーストとしてもよい。さらには、絶縁性樹脂シート内に導電性粒子が配置された異方性導電性シートを導電性シート67の代わりに使用するようにしてもよい。

【0100】(第11実施形態)図19は、本発明の第11実施形態の小型メモリカードの一部であって、ベース基板10と第1メモリ用基板21とを別々の基板から構成するのではなく、1枚の細長いフレキシブル基板81より構成する実施形態である。すなわち、細長いフレキシブル基板81の一方の端部の両面に2個ずつメモリチップ15を実装し、他方の端部の一方の面に2つのICチップ、すなわち、マイクロブロセッサ用ICチップ14とASIC用ICチップ13とを実装したのち、図19に示すように、U字状に湾曲させてケース内に収納させるものである。

【0101】この例では、第1メモリ用基板21及びベース基板10をフレキシブル基板81とすることができて、薄型化及び軽量化を図ることができるとともに、140枚の基板で構成するため、複数の基板を相互に接続させる工程が不要となる。また、さらに、フレキシブル基板81を長くしてメモリチップ15をさらに実装することにより、第2メモリ用基板22も兼用するようにしてもよい。この例を本発明の第11実施形態の変形例にかかる小型メモリカードとして図133に示す。

リード端子63aが配置され、リード端子63aの上下 【0102】(第12実施形態)図20は、本発明の第 両面にメモリチップ15の電極が半田75を介してそれ 12実施形態の小型メモリカードの一部であって、導電 ぞれ直接的に実装されている。フィルム基板63間の間 性ワイヤ又は導電性ボールに代えて直方体の電子部品を 陳は、半田などの柱状の導電性体62により確保できる 使用する実施形態である。すなわち、各基板の各端部の ようにしている。もちろん、半田などの柱状の導電性体 50 上下面の電極80a,80bが互に電気的に接続されて

24

いる、受動部品、具体的には、コンデンサやチップ抵抗 のような直方体のチップ電子部品80を、ベース基板1 0の電極と上記第1基板21の電極、又は、上記第1基 板21の電極と上記第2基板22の電極との間、又は、 両方の間に介在させて、ベース基板10と上記第1メモ リ用基板21との隙間、又は、上記第1メモリ用基板2 1と上記第2メモリ用基板22との隙間、又は、両方の 隙間を上記直方体のチップ電子部品80の厚みで確保す るとともに、ベース基板10の電極と上記第1メモリ用 基板21の電極、又は、上記第1メモリ用基板21の電 極と上記第2メモリ用基板22の電極、又は、ベース基 板10の電極10dと上記第1メモリ用基板21の電極 21 dと上記第2メモリ用基板22の電極22dとを上 記直方体のチップ電子部品80の少なくとも一方の端部 の上下面の電極80 a 又は80 b により接続させる。上 記直方体のチップ電子部品80の各端部には、その上下 両面及び両側面の4面にわたって互いに連続した電極8 0a,80bをそれぞれ形成されており、上下面の電極 80a, 80bは通常は,互いに導通しているため、こ れを、導電性ワイヤ11又は導電性ボール71の代わり に使用することができる。なお、図20において、21 e及び22eはメモリチップ実装予定領域である。

【0103】なお、チップコンデンサやチップ抵抗80を本来の機能として使用する場合には、両端部の電極80a,80bを、ベース基板10の電極と上記第1メモリ用基板21の電極と上記第2メモリ用基板22の電極とにそれぞれ接続する。チップコンデンサやチップ抵抗80を本来の機能として使用しない場合には、一方の端部の電極80a又は80bのみを、ベース基板10の電極と上記第1メモリ用基板21の電極と上記第2メモリ用基板21の電極と上記第2メモリ用基板21の電極と上記第2メモリ用基板21の電極と上記第2メモリ用基板22の電極とにそれぞれ接続する。

【0104】 (第13,14実施形態) 図21及び図2 2は、本発明の第13,14実施形態の小型メモリカー ドの一部であって、記録媒体のみの機能ではなく、記録 媒体としての機能に他の機能を付加する実施形態の一例 として、ブルートゥース (Bluetooth) 対応の多機能型 の小型メモリカードの例である。図21では、第1メモ リ用基板 2 1 の下面側に、メモリを実装する代わりに、 RF用LSIチップ78とベースバンドLSIチップ7 9を実装して、ワイヤレス通信を行うことができるよう にするものである。また、図22では、図1の小型メモ リカードのベース基板10の上面に、RF用LSIチッ プ78とベースバンドLSIチップ79を実装して、ワ イヤレス通信を行うことができるようにするものであ る。例えば、携帯機器例えば携帯電話器にこのブルート ゥース対応の多機能型メモリカードを差し込むことによ り、携帯電話機をダウンロード端末器として使用するこ とができるようになる。この結果、転送距離10mのワ イヤレス通信により、音楽や画像などを携帯電話機にダウンロード可能とするものである。また、ブルートゥース対応の多機能型メモリカードをそれぞれ差し込んだ携帯機器(例えば音楽プレーヤやデジタルスチルカメラなど)間で、一方の携帯機器から他方の携帯機器に対して、音楽や画像などのデータを転送することも可能となる。ここで、ブルートゥース(Bluetooth)とは、携帯電話機などのモバイル、パーソナルコンピュータ、デジタルカメラ、AV(Audio Visual)機器をはじめとする家電製品、ゲーム機などを無線で接続し、画像や音声などのデータをやりとりするためのワイヤレスのデータ通信技術のことである。

【0105】 (第15実施形態) 図26は、本発明の第 15実施形態にかかる小型メモリカードの概略側面図で ある。図7のようにベース基板10と第1メモリ用基板 21との間に導電性ボール71を配置するとともに第1 メモリ用基板21と第2メモリ用基板22との間に導電 性ポール71を配置するのではなく、この実施形態で は、第1メモリ用基板21を貫通する導電性ボール71 Aにより、ベース基板10と第2メモリ用基板22との 間の間隔を保持するようにしたものである。すなわち、 ベース基板10の厚み方向において、ベース基板10と 第1メモリ用基板21との間に導電性ボール71Aを1 個のみ配置するようにしている。具体的には、直径例え ば0.7 μm程度の各導電性ボール71Aを第1メモリ 用基板21の各貫通孔21a内のクリーム半田12を貫 通させて、上記各導電性ボール71Aの上部を第2メモ リ用基板22の貫通孔22a内のクリーム半田12に電 気的に接合するとともに、上記各導電性ボール71Aの 下部をベース基板10の貫通孔10a内のクリーム半田 12に電気的に接合するようにしている。このようにす れば、図7の実施形態と比較して、導電性ボールの個数 を半分にすることができる。

【0106】(第16実施形態)図27は、本発明の第16実施形態にかかる小型メモリカードのケースを除いた状態での平面図である。図61及び図62は、長方形の小型メモリカード用の長方形のメモリ用基板の斜視図、該メモリ用基板に長方形のメモリチップが2枚実装された状態の斜視図である。図86及び図87は上記長方形のメモリチップが2枚実装されたメモリ用基板が2層配置された小型メモリカードのケースを除いた状態での分解斜視図及び側面図である。

【0107】図27、図61、及び図62に示すように、長方形の小型メモリカード用の長方形のメモリ用基板21Eの短辺21xと、長方形のメモリチップ15の長辺15yとが大略平行となるように、メモリ用基板21Eにメモリチップ15が装着されている。言い替えれば、メモリ用基板21Eの長手方向とメモリチップ15の長手方向とが交差するように、例えば直交するように、メモリ用基板21Eにメモリチップ15が装着され

ている。そして、メモリ用基板21Eの対向する一対の 短辺21x, 21xのそれぞれの内側に、短辺沿いに接 合用電極 4 1, …, 4 1 が 1 列に配置されて、他のメモ リ用基板21E、ベース基板10の対応する位置に配置 された電極10d,…,10dと接合されるようにして いる。

【0108】このように、長方形のメモリ用基板21の 短辺沿いにのみ電極 4 1, …, 4 1 が配置され、長辺沿 いには電極が配置されていない。従って、長方形の小型 メモリカードに作用した捻れなどにより応力が長方形の 10 メモリ用基板 2 1 の長辺 2 1 y, 2 1 yに作用しても、 図28に示すように長辺21 y沿いに電極41, …, 4 1が配置されていないので、導通不良や接続不良が発生 することがなく、信頼性をさらに向上させることができ

【0109】もし、図29 (A) のようにメモリチップ 15, …, 15が実装されたメモリ用基板21の曲げ又 はねじり強度が不充分であると、図29 (B) に示すよ うに、メモリチップ15の電極15pとメモリ用基板2 1の電極21pとを接合する半田接合部12pに応力が 集中してクラック 12wが発生し、電極間15p, 21 pの接合がオープンになってしまい、電気的接続が不良 となってしまう。 また、図29 (A) に示すように、メ モリチップ15に割れ15rが生じてしまい、動作不 良、特に、メモリチップ15の一部の読み取り不良又は 書き込み不良の原因となってしまう。

【0110】そこで、長方形のメモリ用基板21の短辺 沿いにのみ電極41,…,41が配置された上記第16 実施形態のメモリ用基板21について、曲げテスト及び ねじりテストを行って、上記不具合の有無について検討 する。

【0111】曲げテストは、図30に示すように、メモ リチップ15,…,15が実装されたメモリ用基板21 の両側の短辺側の端部を固定し、例えば短辺側の端部の 中央に、60秒間、2kgの外力をメモリチップの長手 方向沿いに互に接近する方向に3回作用させて、メモリ 用基板21を撓ませてることにより行う。また、ねじり テストは、図31に示すように、メモリチップ15, …, 15が実装されたメモリ用基板21の一方の短辺側 の端部を固定し、他方の短辺側の端部を一方の短辺側の 40 端部に対して3kgの外力で3回ねじることにより行 う。両テストの結果判定は、電気的接続の状態、データ の書き込み及び読み込みの状態、外観の状態より判定さ れる。

【0112】曲げテスト及びねじりテストの結果、長方 形のメモリ用基板 21の短辺21x沿いにのみ電極4 1, …, 41が配置されメモリ用基板21には、メモリ チップ15, …, 15の電極とメモリ用基板21の電極 とを接合する半田接合部に応力が集中してクラックが発 生することがなく、電極間の接合は確実に維持できて、

電気的接続も確実に維持できる。また、メモリチップ1 5, …, 15に割れも生じず、動作不良、特に、メモリ チップ15, …, 15の一部のリード不良又はライト不 良も生じない。

【0113】上記第16実施形態の変形例として、図3 2に示すように、メモリ用基板21Fの対向する一対の 短辺21x,21xのうちの一方の短辺21xののみの 内側に、短辺21x沿いに接合用電極41, …, 41が 2列に配置されて、他のメモリ用基板21、ベース基板 10と接合されるようにしてもよい。

【0114】また、上記第16実施形態の別の変形例と して、図33に示すように、メモリ用基板21Gの短辺 21xに大略平行に、かつ、長辺21yの中央付近に、 接合用電極41, …, 41が2列に配置されて、他のメ モリ用基板21、ベース基板10と接合されるようにし てもよい。

【0115】このように構成すれば、2枚のメモリチッ プ15,15を1枚のメモリ用基板21に配置すると き、2枚のメモリチップ15,15の互に近接している 長辺15 y, 15 yの近傍に、当該長辺15 y沿いに電 極41,…,41が配置されることになり、2枚のメモ リチップ15,15のそれぞれの対応電極41,…,4 1への配線長さが互に大略等しくなる。さらに、2枚の メモリチップ15,15をベース基板10の制御用I C、例えば、マイクロプロセッサ用 I C チップ14、又 は、ASIC用ICチップ13、又は、マイクロプロセ ッサ用ICチップ14とASIC用ICチップ13の2 つの I Cチップの機能を1つの I Cチップ60にまとめ たワンチップ型マイコンへ接続するための、メモリ用基 板21からベース基板10の上記制御用ICへの配線長 さが互に大略等しくなる。この結果、2枚のメモリチッ プ15,15の応答速度を大略同一にすることができ る。なお、ここでは説明を簡略化するために、メモリ用 基板の一方の面について2枚のメモリチップ15,15 を実装する場合について述べたが、メモリ用基板21の 表裏両面のそれぞれの面について2枚のメモリチップ1 5,15を実装する場合についても同様な作用効果を奏 することができる。すなわち、4枚のメモリチップ1 5, …, 15の応答速度を大略同一にすることができ

【0116】なお、第16実施形態及び変形例さらには 以下の実施形態において、メモリ用基板 2 1 の表裏両面 のそれぞれの面について2枚のメモリチップ15、15 を実装する場合について記載しているが、これに限られ るものではなく、いずれか一方の面に2枚のメモリチッ プ15, 15を実装したり、いずれか一方の面に1枚の メモリチップ15を実装するものでもよい。

【0117】(第17実施形態)図34及び図35は、 本発明の第17実施形態にかかる小型メモリカードの上 50 側のメモリ用基板の概略側面図、及び、ケースを除いた

状態での小型メモリカードの概略側面図である。

【0118】本発明の第17実施形態にかかる小型メモ リカードの下側のメモリ用基板21としては、図27に 示す第16実施形態のメモリ用基板21Eを使用する。 すなわち、メモリ用基板21Eは、長方形の小型メモリ カード用の長方形のメモリ用基板21Eの短辺21x と、長方形のメモリチップ15の長辺15gとが大略平 行となるように、メモリ用基板21Eにメモリチップ1 5が装着されている。

【0119】また、上記小型メモリカードの上側のメモ リ用基板21としては、図34に示すように、長方形の メモリ用基板21 Hの短辺21xと、長方形のメモリチ ップ15Lの短辺15xとが大略平行となるように、メ モリ用基板21Hにメモリチップ15,…, 15が装着 されている。

【0120】これら2枚のメモリ用基板21E,21H のそれぞれの対向する一対の短辺21x、21x沿いに は接合用電極41,…,41がそれぞれ1列に配置され ている。そして、図35に示されるように、ベース基板 10の上に図27のメモリ用基板21Eを実装し、さら にその上に図34のメモリ用基板21Hを実装すること により、図33に示すように積層している。このとき、 上側のメモリ用基板21H及び下側のメモリ用基板21 Eのそれぞれの電極 4 1, …, 4 1 は、それぞれの対向 する長辺の近傍な長辺沿いに配置された電極41,…, 41と、電気的に接続する導体の一例としての半田部1 · 1x, …, 11xによりそれぞれ接続されている。ま た、下側のメモリ用基板21E及びベース基板10のそ れぞれの電極 4 1, …, 4 1 及び 1 0 x, …, 1 0 x は、それぞれの対向する長辺の近傍な長辺沿いに配置さ れた電極41,…,41と、電気的に接続する導体の一 例としての半田部 11x, …, 11xによりそれぞれ接 続されている。

【0121】このような構成にすれば、ベース基板10 に積層される2枚のメモリ用基板21E,21Hでそれ ぞれに実装されているメモリチップ15, …, 15の長 手方向が交差することになり、小型メモリカードに曲げ 応力又は撓み応力が作用したとき、同一方向にメモリチ ップ15,…,15が配置されているものと比較して、 小型メモリカード全体としての機械的強度、曲げ、及び 40 ねじり強度をより向上させることができる。

【0122】(第18実施形態)図36、図37、及 び、図38は、本発明の第18実施形態にかかる、ケー スを除いた状態での小型メモリカードの下側の2層のメ モリ用基板21E,21Eの概略側面図、下側の2層の メモリ用基板をベース基板10に実装した状態の概略側 面図、及び、ベース基板10に実装された下側の2層の メモリ用基板21E,21Eにさらに最上層のメモリ用 基板21Jを実装した状態の概略側面図である。

リカードの下側の2層のメモリ用基板21E、21Eに それぞれ実装した各メモリチップ15の厚さより厚いメ モリチップ15tが、上記最上層のメモリ用基板21J の表裏両面に、メモリ用基板21Eと同様に、図38に 示すように、合計4個装着されて配置されている。すな わち、最上層のメモリ用基板21Jの裏面(下面)で は、メモリ用基板21Eと同様に、長方形のメモリ用基 板21Jの短辺と、大きい厚みの長方形の2枚のメモリ チップ15t,15tのそれぞれの長辺とが大略平行と なるように、メモリ用基板21Jに2枚のメモリチップ 15t, 15tがそれぞれ装着されている。また、最上 層のメモリ用基板21Jの表面(上面)では、長方形の メモリ用基板21Jの短辺21xと、上記裏面の長方形 のメモリチップ15 tより幅(短辺)が狭い長方形のメ モリチップ15tの短辺とが大略平行となるように、メ モリ用基板21Jに2枚のメモリチップ15t,…,1 5 tがそれぞれ装着されている。最上層のメモリ用基板 21Jとその下の2層のメモリ用基板21E, 21Eの それぞれの対向する一対の短辺21x,21xのそれぞ れの内側に、短辺21x沿いに接合用電極41, …, 4 1が1列に配置されて、他のメモリ用基板21E又はベ ース基板10の対応する位置に配置された電極41, …, 41又は10x, …, 10xと接合されるようにし

【0124】このように構成することにより、ベース基 板の上記一方の面に、同一厚みのメモリチップ15, …, 15のモジュール21, …, 21を3個重ねて配置 するのてはなく、ベース基板10の上記一方の面に、厚 さの小さいメモリチップ15, …, 15のモジュール2 1E, 2Eを2個重ねて配置し、さらにその上に、厚さ の大きいメモリチップ15t,…, 15tのモジュール 21Jを1個配置することにより、小型メモリカードの 機械的強度、曲げ、及びねじり強度を向上させることが できる。

(第19実施形態) 図39は、本発明の第19実施形態 にかかる、ケースを除いた状態での小型メモリカードの 概略側面図である。この第19実施形態では、ベース基 板10の表面側にメモリ用基板21 Eを配置するのみな らず、裏面側にも、ベース基板10の表面側と同様に、 配置するようにしたものである。すなわち、ベース基板 10の表面には、2層のメモリ用基板21E,21Eが 積層配置されている。一方、ベース基板10の裏面に は、1層のメモリ用基板21Eが配置されている。な お、ベース基板10の電極10x, …, 10xとベース 基板10の裏面の1層のメモリ用基板21Eの電極4 1, …, 41とは半田部11x, …, 11xによりそれ ぞれ接続されている。

【0125】このように構成すれば、ベース基板10の 一方の面にのみ、メモリチップ15,…,15のモジュ 【0123】本発明の第18実施形態にかかる小型メモ 50 ールを配置するのではなく、ベース基板10の表裏両面

でのメモリチップ15, …, 15のモジュールを配置す ることができ、モジュール配置のバランスを取ることが できて、小型メモリカード全体としての機械的強度、曲 げ、及びねじり強度を向上させることができる。

【0126】(第20実施形態)次に、本発明の第20 実施形態にかかる小型メモリカードでは、メモリ用基板 21Eと上ケース30との間、メモリ用基板21E, 2 1 E 間、メモリ用基板 2 1 E とベース基板 1 0 との間、 メモリ用基板21Eと上ケース30との間、又は、ベー ス基板10と上ケース30との間などに、絶縁性の補強 10 樹脂、例えば熱硬化性エポキシ樹脂、を配置することに より、小型メモリカードの補強を行うことができ、特 に、小型メモリカードの機械的強度、曲げ、及びねじり 強度を向上させることができるものである。なお、この 第20実施形態において、絶縁性の補強樹脂をメモリチ ップ15の側部に配置する場合には、メモリチップ15 とメモリ用基板21との間に電気的接合部分の隙間内に も注入して、電気的接合部分の封止を行うことにより、 電気的接合部分の保護を行うようにするのが好ましい。 よって、絶縁性の補強樹脂は封止樹脂としての機能をも 補強機能に併せて有するものが好ましい。

【0127】なお、この第20実施形態は、ベース基板 10の表裏両面のうちの少なくとも一方の面に、メモリ 用基板 2 1 E が 1 層配置されている場合、メモリ用基板 21 Eが2層配置されている場合、メモリ用基板21 E が3層以上配置されている場合などに適用できるもので ある。

【0128】具体的には、ベース基板10の表面にメモ リ用基板21 Eが1層配置されている場合において、絶 縁性の補強樹脂を塗布する塗布装置の一例としての塗布 ノズル50により、ベース基板10の表面の一端部のチ ップコンデンサ18及びチップ抵抗19が実装された部 分に、絶縁性の補強樹脂を図40に示すように塗布し て、図41に示すように、絶縁性の補強部44の一例と しての一端部補強部44aを形成する。また、メモリ用 基板21Eのメモリチップ15と上記一端部補強部44 aとの間、及び、メモリ用基板21Eの隣接するメモリ チップ15,15間に絶縁性の補強樹脂を塗布などによ り供給して、図41に示すように、最上層補強部44 c, 44cを形成する。上記最上層補強部44c, 44 cは、メモリ用基板21Eのメモリチップ15の厚み以 下の厚さに塗布などしたのち、熱硬化時に、図42に示 すように、メモリチップ15の厚みより大きくなり、上 記一端部補強部44aの上面と大略同じ高さまで厚くな るようにしてもよい。又は、上記最上層補強部44c, 44 cは、熱硬化前に、メモリ用基板 21 Eのメモリチ ップ15の厚み以上に塗布などして形成してもよい。こ れにより、メモリチップ15の保護機能を増すことがで きる。

【0129】このように構成すれば、上記一端部補強部 50 44 a 及び各最上層補強部44 c による補強効果を奏す

44aがベース基板10の表面の一端部のチップコンデ ンサ18及びチップ抵抗19が実装された部分に配置さ れているので、特に、小型メモリカードのカード電極1 6側の部分の機械的強度、曲げ、及びねじり強度を向上 させることができる。また、最上層補強部44c、44 cがメモリ用基板21Eのメモリチップ15,15の隙 間などに配置されているので、特に、メモリ用基板21 Eの機械的強度、曲げ、及びねじり強度を向上させるこ とができる。また、最上層補強部44c、44cの厚み が、メモリ用基板21Eの表面側のメモリチップ15, 15の厚みより大きいため、上ケース30A側からメモ リチップ15,15に対して外力が作用しても、最上層 補強部44c、44cで上ケース30Aの内面を支える ことにより、メモリチップ15,15に対して外力が作 用しにくくなり、メモリチップ15、15の保護機能を 奏することができる。

【0130】また、上記第20実施形態の第1変形例と して、図43及び図44に示すように、メモリ用基板2 1Eの各メモリチップ15の両側に、絶縁性の補強樹脂 を塗布などにより供給して、最上層補強部44c,44 cを形成するようにしてもよい。具体的には、一端部側 のメモリ用基板21Eのメモリチップ15と上記一端部 補強部44 a との間、及び、メモリ用基板21 Eの隣接 するメモリチップ15,15間、及び、上記一端部補強 部44aとは反対側の他端部側のメモリ用基板21Eと メモリ用基板21Eの他端部の電極41, …, 41との 間に、絶縁性の補強樹脂を塗布などによりそれぞれ供給 して、最上層補強部44c、44c、44cを形成する ようにしてもよい。さらに、メモリ用基板21Eとベー ス基板10との間にも、絶縁性の補強樹脂を塗布などに より供給して、層状のメモリ用基板補強部44dを形成 するようにしてもよい。このメモリ用基板補強部44d は、メモリ用基板 2 1 E の電極 4 1, …, 4 1 とベース 基板10の電極10x,…,10xとを接続する半田部 11x, …, 11xの周囲までも覆うように配置して、 電極接合部分の保護も行えるように している。よって、 一端部補強部44aと、メモリ用基板補強部44dと、 最上層補強部44cとにより、上記補強部44を構成す るようにしている。なお、メモリ用基板補強部44dの 厚みは、半田部11xの厚みと大略同等、言い替えれ ば、メモリ用基板21Eとベース基板10との隙間と大 略同等とする。なお、30Aは小型メモリカードの上ケ 一ス、31Aは小型メモリカードの下ケースである。 【0131】このように構成すれば、メモリ用基板21 Eとベース基板10との間にメモリ用基板補強部44d が配置されているので、メモリ用基板21Eとベース基 板10とが一体化され、小型メモリカード全体としての 機械的強度、曲げ、及びねじり強度をより向上させるこ とができる。もちろん、この例でも、上記一端部補強部

ることができる。

【0132】また、上記第20実施形態の第2変形例として、図45に示すように、図44の小型メモリカードの簡略型であって、一端部補強部44αを省略するとともに、層状のメモリ用基板補強部44位をその短辺側の電極41,…,41を露出させるように短くした層状の第2メモリ用基板補強部44eとして、この第2メモリ用基板補強部44eとにより、上記補強部44を構成するようにしてもよい。なお、層状の第2メモリ用基板補強部44eの厚みは、半田部11xの厚みと大略同等、言い替えれば、メモリ用基板21Eとベース基板10との隙間と大略同等とする。

【0133】このように構成すれば、メモリ用基板21 Eの各メモリチップ15の両側に配置された3つの最上層補強部44c,44c、44cと、第2メモリ用基板補強部44eとが配置されているので、メモリ用基板21Eとベース基板10とが大略一体化され、小型メモリカード全体としての機械的強度、曲げ、及びねじり強度をより向上させることができる。

【0134】また、上記第20実施形態の第3変形例として、図46に示すように、図44の小型メモリカードのさらに簡略された形式であって、一端部補強部44a及び第2メモリ用基板補強部44eを省略して、3つの最上層補強部44c構成するようにしてもよい。

【0135】このように構成すれば、メモリ用基板21 Eの表面側の各メモリチップ15の両側に最上層補強部44cが配置されているので、メモリ用基板21Eの表面側の各メモリチップ15を保護及び補強することができて、小型メモリカードの機械的強度、曲げ、及びねじり強度をより向上させることができる。

【0136】また、上記第20実施形態の第4変形例として、図47に示すように、図46の小型メモリカードに対して一端部補強部44aを加えて、一端部補強部44aと3つの最上層補強部44c,…,44cとにより、上記補強部44を構成するようにしてもよい。

【0137】このように構成すれば、3つの最上層補強部44c,…,44cに加えて一端部補強部44aが配置されているので、メモリ用基板21Eの表面側の各メモリチップ15を保護及び補強することができる上に、小型メモリカードのカード電極16側の部分の機械のきた。して、図48に示すように、図45の小型メモリカードにおいて層状のメモリ用基板補強部44dの代わりに、棒状のメモリ用基板補強部44fとして、最上層補強部44cと棒状のメモリ用基板補強部44fとにより、上記補強部44を構成するようにしてもよい。なお、棒状のメモリ用基板補強部44fの厚みは、半田部11xの厚みと大略同等、言い替えれば、メモリ用基板。

ベース基板10との隙間と大略同等とする。

【0139】このように構成すれば、メモリ用基板21 Eを挟んで各最上層補強部44cの下方にすなわちベース基板側に、棒状のメモリ用基板補強部44fが配置されているので、メモリ用基板21の保護及び補強がより安定して確実に行うことができ、小型メモリカード全体としての機械的強度、曲げ、及びねじり強度をより向上させることができる。

【0140】また、上記第20実施形態の第6変形例として、図49に示すように、図46の簡略型で、3つの最上層補強部44c,…,44cを繋げて1つの層状の最上層補強部44gとして、この層状の最上層補強部44gにより上記補強部44を構成するようにしてもよい。なお、上記層状の最上層補強部44gの厚みはメモリ用基板21Eの表面側のメモリチップ15の厚み以上とすることにより、各メモリチップ15を確実に保護及び補強できるようにするのが好ましい。

【0141】このように構成すれば、メモリ用基板21 Eの表面側の2つのメモリチップ15,15を覆うように1つの層状の最上層補強部44gが配置されているので、メモリ用基板21Eの表面側の2つのメモリチップ15,15の保護及び補強をより安定として確実に行うことができて、小型メモリカード全体としての機械的強度、曲げ、及びねじり強度をより向上させることができる。なお、この変形例において、一端部補強部44aをさらに加えて配置するようにしてもよい。

【0142】また、以下の上記第20実施形態の変形例では、ベース基板10の表裏両面のうちの少なくとも一方の面に、メモリ用基板21Eが2層配置されている場合について説明する。

【0143】まず、上記第20実施形態の第7変形例として、図50に示すように、最上層のメモリ用基板21 Eの表面に配置される3つの最上層補強部44c,…,44cと、最上層のメモリ用基板21Eとその下層のメモリ用基板21Eとその下層のメモリ用基板補強部44dと同様な層状の第3メモリ用基板補強部44dと同様な層状の第3メモリ用基板補強部44dとの間に配置される層状のメモリ用基板補強部44dとにより、上記補強部44を構成するようにしてもよい。なな、層状の第3メモリ用基板補強部44dとにより、上記補強部44を構成するようにしてもよい。なな、層状の第3メモリ用基板補減等44を構成するようにしてもよい。なな、層状の第3メモリ用基板が244を

い。なお、層状の第3メモリ用基板補強部44iの厚みは、半田部11xの厚みと大略同等、言い替えれば、最上層のメモリ用基板21Eとその下層のメモリ用基板21Eとの隙間と大略同等とする。層状の第3メモリ用基板補強部44iは、層状のメモリ用基板補強部44dと同様に、2つのメモリ用基板21E,21Eの電極41,…,41間を接続する半田部11x,…,11xの周囲までも覆うように配置して、電極接合部分の保護も行えるようにしている。

のメモリ用基板補強部44fの厚みは、半田部11xの 【 0144】このように構成すれば、3つの最上層補強厚みと大略同等、 言い替えれば、メモリ用基板21Eと 50 部44c,…,44cと、層状の第3メモリ用基板補強

部44iと、層状のメモリ用基板補強部44dが配置されているので、2枚のメモリ用基板21E,21Eとベース基板10とが一体化され、小型メモリカード全体としての機械的強度、曲げ、及びねじり強度をより向上させることができる。

【0145】また、上記第20実施形態の第8変形例として、図51に示すように、図50の小型メモリカードの層状のメモリ用基板補強部44dをその短辺側の電極41,…,41を露出させるように短くした層状の第2メモリ用基板補強部44eとし、同様に、層状の第3メ10モリ用基板補強部44iをその短辺側の電極41,…,41を露出させるように短くした層状の第4メモリ用基板補強部44jとするようにしてもよい。この結果、3つの最上層補強部44c,…,44cと、層状の第2メモリ用基板補強部44eと、層状の第4メモリ用基板補強部44jとにより上記補強部44を構成するようにしてもよい。

【0146】このように構成すれば、3つの最上層補強部44c,…,44cと、層状の第2メモリ用基板補強部44eと、層状の第4メモリ用基板補強部44jとが配置されているので、2枚のメモリ用基板21E,21Eとベース基板10とが一体化され、小型メモリカード全体としての機械的強度、曲げ、及びねじり強度をより向上させることができる。

【0147】また、上記第20実施形態の第9変形例として、図52に示すように、図46と類似して、2層のメモリ用基板21E,21Eのうちの最上層のメモリ用基板21Eにのみ、3つの最上層補強部44c,…,4 cを配置することにより、3つの最上層補強部44c,…,44cにより上記補強部44を構成するようにしてもよい。

【0148】このように構成すれば、最上層のメモリ用基板21Eの表面側の各メモリチップ15の両側に最上層補強部44cが配置されているので、最上層のメモリ用基板21Eの表面側の各メモリチップ15を保護及び補強することができて、小型メモリカードの機械的強度、曲げ、及びねじり強度をより向上させることができる。

【0149】また、上記第20実施形態の第10変形例として、図53に示すように、図47と類似して、図52の小型メモリカードに対して一端部補強部44aを加えて、一端部補強部44aと3つの最上層補強部44c,…,44cとにより、上記補強部44を構成するようにしてもよい。

【0150】このように構成すれば、3つの最上層補強部44c,…,44cに加えて一端部補強部44aが配置されているので、最上層のメモリ用基板21Eの表面側の各メモリチップ15を保護及び補強することができる上に、小型メモリカードのカード電極16側の部分の機械的強度、曲げ、及びねじり強度を向上させることが50

できる。

【0151】また、上記第20実施形態の第11変形例として、図54に示すように、図48と類似して、図51の小型メモリカードにおいて層状のメモリ用基板補強部44e,44kとして、最上層補強部44cと棒状のメモリ用基板補強部44f,44kとにより、上記補強部44を構成するようにしてもよい。なお、棒状のメモリ用基板補強部44fの厚みは、半田部11xの厚みと大略同等、言い替えれば、メモリ用基板 21Eとベース基板10との隙間と大略同等とする。また、棒状のメモリ用基板補強部44kの厚みは、半田部11xの厚みと大略同等、言い替えれば、2層のメモリ用基板21E,21Eとの隙間と大略同等とする。用基板21E,21Eとの隙間と大略同等とする。

【0152】このように構成すれば、2つのメモリ用基板21E,21Eを挟んで各最上層補強部44cの下方にすなわちベース基板側に、棒状のメモリ用基板補強部44f,44kが配置されているので、2つのメモリ用基板21E,21Eの保護及び補強がより安定して確実に行うことができ、小型メモリカード全体としての機械的強度、曲げ、及びねじり強度をより向上させることができる。

【0153】また、上記第20実施形態の第12変形例として、図55に示すように、図49と類似して、図52の簡略型で、3つの最上層補強部44c,…,44cを繋げて1つの層状の最上層補強部44gとして、この層状の最上層補強部44gにより上記補強部44を構成するようにしてもよい。なお、上記層状の最上層補強部44gの厚みは最上層のメモリ用基板21Eの表面側のメモリチップ15の厚み以上とし、かつ、上ケース30Aとは別体となるように配置することにより、各メモリチップ15を確実に保護及び補強できるようにするのが好ましい。

【0154】このように構成すれば、メモリ用基板21 Eの表面側の2つのメモリチップ15,15を覆うよう に1つの層状の最上層補強部44gが配置されているの で、最上層のメモリ用基板21Eの表面側の2つのメモ リチップ15,15の保護及び補強をより安定として確 実に行うことができて、小型メモリカード全体としての 機械的強度、曲げ、及びねじり強度をより向上させるこ とができる。

【0155】また、上記第20実施形態の第13変形例として、図56に示すように、図55の改良型で、3つの最上層補強部44c,…,44cを繋げて形成した1つの層状の最上層補強部44gを上ケース30Aの内面に接触させて、この層状の最上層補強部44gにより上記補強部44を構成するようにしてもよい。なお、上記層状の最上層補強部44gの厚みは最上層のメモリ用基板21Eの表面側のメモリチップ15の厚み以上で、か

つ、上ケース30Aの内面に接触するような寸法とする ことにより、各メモリチップ15を確実に保護及び補強 できるようにするのが好ましい。

【0156】このように構成すれば、メモリ用基板21 Eの表面側の2つのメモリチップ15,15を覆うよう に1つの層状の最上層補強部44gが配置され、かつ、 この層状の最上層補強部44gが上ケース30Aの内面 に接触しているので、層状の最上層補強部44gによ り、最上層のメモリ用基板21Eが上ケース30Aと一 体化されつつ、最上層のメモリ用基板21Eの表面側の 10 2つのメモリチップ15,15の保護及び補強をより安 定として確実に行うことができて、小型メモリカード全 体としての機械的強度、曲げ、及びねじり強度をより向 上させることができる。また、上記第20実施形態の第 14変形例として、図57に示すように、図55の改良 型で、3つの最上層補強部44c,…,44cを繋げる 1つの層状の最上層補強部44gに対して、一端部補強 部44aをさらに加えて、層状の最上層補強部44gと 一端部補強部44aとにより上記補強部44を構成する ようにしてもよい。

【0157】このように構成すれば、メモリ用基板21 Eの表面側の2つのメモリチップ15, 15を覆うように1つの層状の最上層補強部44gが配置されている上に、一端部補強部44aが配置されているので、最上層のメモリ用基板21Eの表面側の2つのメモリチップ15,15の保護及び補強をより安定として確実に行うことができ、かつ、小型メモリカードのカード電極16側の部分の機械的強度、曲げ、及びねじり強度を向上させることができて、小型メモリカード全体としての機械的強度、曲げ、及びねじり強度をより向上させることができる。

【0158】また、上記第20実施形態の第15変形例として、図58に示すように、図551の改良型で、3つの最上層補強部44c,…,44cと、層状の第3メモリ用基板補強部44iと、層状のメモリ用基板補強部44dとのほかに、一端部補強部44aをさらに加えて、上記補強部44を構成するようにしてもよい。

【0159】このように構成すれば、3つの最上層補強部44c,…,44cと、層状の第3メモリ用基板補強部44iと、層状のメモリ用基板補強部44iと、一端部補強部44aとが配置されているので、2枚のメモリ用基板21E,21Eとベース基板10とが一体化されて、小型メモリカード全体としての機械的強度、曲げ、及びねじり強度をより向上させることができる上に、小型メモリカードのカード電極16側の部分の機械的強度、曲げ、及びねじり強度を向上させることができる。

【0160】また、上記第20実施形態の第16変形例 として、図59及び図60に示すように、図58のさら に改良型であって、3つの最上層補強部44c,…,4 4cと、層状の第3メモリ用基板補強部44iと、層状 50

のメモリ用基板補強部44dと、一端部補強部44aと を一体的に絶縁性補強樹脂で形成して、上記補強部44 を構成するようにしてもよい。すなわち、図59に平面 図として示すように、ベース基板10の対向する一対の 短辺の内側の短辺沿いの部分(言い替えれば、ベース基 板10の一端側である小型メモリカードのカード電板1 6側の部分、及び、ベース基板10の他端側の部分)に 大きな幅の幅広の補強部44b,44bを形成するとと もに、ベース基板10の対向する一対の長辺の内側の長 辺沿いの部分に細長の補強部44n,44nを形成し て、小型メモリカード全体としての機械的強度、曲げ、 及びねじり強度をさらに一層向上させることができる。 特に、対向する一対の短辺の内側の短辺沿いの部分は、 電極 4 1, …, 4 1 の近傍部分であり、電極 4 1, …, 41の近傍部分の補強部44b,44bの幅を広くする ことにより、電極41,…,41の近傍部分の補強をよ り確実に行えるようにしている。

【0161】また、上記第20実施形態の第17変形例として、図63及び図64に示すように、図50において最上層のメモリ用基板21Eの表面に配置される3つの最上層補強部44c,…,44cよりも厚く、かつ、各メモリチップ15よりも厚い3つの最上層補強部44t,…,44tを配置するようにしてもよい。すなわち、3つの最上層補強部44t,…,44tを配置するようにしてもよい。すなわち、3つの最上層補強部44t,…,44tと、層状の第3メモリ用基板補強部44iと、層状のメモリ用基板補強部44dとにより、上記補強部44を構成するようにしてもよい。

【0162】このように構成すれば、3つの最上層補強部44t,…,44tと、層状の第3メモリ用基板補強部44iと、層状のメモリ用基板補強部44dが配置されているので、2枚のメモリ用基板21E,21Eとベース基板10とが一体化され、小型メモリカード全体としての機械的強度、曲げ、及びねじり強度をより向上させることができる。また、3つの最上層補強部44t,…,44tの厚みが、メモリ用基板21Eの表面側のメモリチップ15,15の厚みより大きいため、上ケース30A側からメモリチップ15,15に対して外力が作用しても、最上層補強部44t,…,44tで上ケース30Aの内面を支えることにより、メモリチップ15,15の保護機能を奏することができる。

【0163】また、上記第20実施形態の第18変形例として、図65に示すように、図51において最上層のメモリ用基板21Eの表面に配置される3つの最上層補強部44c,…,44cめりに、最上層補強部44c,…,44cを配置するようにしてもよい。すなわち、3つの最上層補強部44t,…,44tと、層状の第2メモリ用基板補強部44t,…,44tと、層状の第2メモリ用基板補強

部44eと、層状の第4メモリ用基板補強部44jとにより上記補強部44を構成するようにしてもよい。

【0164】このように構成すれば、3つの最上層補強部44t,…,44tと、層状の第2メモリ用基板補強部44eと、層状の第4メモリ用基板補強部44jとが配置されているので、2枚のメモリ用基板21E,21Eとベース基板10とが一体化され、小型メモリカード全体としての機械的強度、曲げ、及びねじり強度をより向上させることができる。また、3つの最上層補強部44t,…,44tの厚みが、メモリ用基板21Eの表面側のメモリチップ15,15の厚みより大きいため、上ケース30A側からメモリチップ15,15に対して外力が作用しても、最上層補強部44t,…,44tで上ケース30Aの内面を支えることにより、メモリチップ15,15に対して外力が作用しにくくなり、メモリチップ15,15に対して外力が作用しにくくなり、メモリチップ15,15の保護機能を奏することができる。

【0165】また、上記第20実施形態の第19変形例として、図66に示すように、図52において最上層のメモリ用基板21Eの表面に配置される3つの最上層補強部44c,…,44cよりも厚く、かつ、各メモリチップ15よりも厚い3つの最上層補強部44t,…,44tを配置して、3つの最上層補強部44t,…,44tにより上記補強部44を構成するようにしてもよい。

【0166】このように構成すれば、最上層のメモリ用基板21Eの表面側の各メモリチップ15の両側に最上層補強部44t,…,44tが配置されているので、最上層のメモリ用基板21Eの表面側の各メモリチップ15を保護及び補強することができて、小型メモリカードの機械的強度、曲げ、及びねじり強度をより向上させることができる。すなわち、3つの最上層補強部44t,…,44tの厚みが、メモリ用基板21Eの表面側のスモリチップ15,15に対して外力が作用しても、最上層補強部44t,…,44tで上ケース30Aの内面を支えることにより、メモリチップ15,15の保護機能を奏することができる。

【0167】また、上記第20実施形態の第20変形例として、図67に示すように、図54において最上層のメモリ用基板21Eの表面に配置される3つの最上層補強部44c,…,44cよりも厚く、かつ、各メモリチップ15よりも厚い3つの最上層補強部44t,…,44tと棒状のメモリ用基板補強部44f,44kとにより、上記補強部44を構成するようにしてもよい。

【0168】このように構成すれば、2つのメモリ用基板21E,21Eを挟んで各最上層補強部44cの下方にすなわちベース基板側に、棒状のメモリ用基板補強部44f,44kが配置されているので、2つのメモリ用

基板21E,21Eの保護及び補強がより安定して確実に行うことができ、小型メモリカード全体としての機械的強度、曲げ、及びねじり強度をより向上させることができる。また、3つの最上層補強部44t,…,44tの厚みが、メモリ用基板21Eの表面側のメモリチップ15,15の厚みより大きいため、上ケース30A側からメモリチップ15,15に対して外力が作用しても、最上層補強部44t,…,44tで上ケース30Aの内面を支えることにより、メモリチップ15,15に対して外力が作用しにくくなり、メモリチップ15,15の保護機能を奏することができる。

【0169】(第21実施形態)次に、本発明の第21 実施形態にかかる小型メモリカードでは、メモリ用基板 21の表裏両面に配置するメモリチップ15,…,15 の位置を大略同一となるように、メモリチップ15,…,15をメモリ用基板21の表裏両面に圧接固定する。

【0170】これは、メモリ用基板21の表裏の電極21p,…,21pのレイアウトがずれている場合には、メモリ用基板21の表裏面にメモリチップ15,15をそれぞれ圧接接合したときに荷重の不均一が発生して、例えば、図68の表面側の右端の接合部分及び裏面側の左端部分に示すように、メモリ用基板21の電極21pとメモリチップ15の電極15pとの間に接合不良が発生する可能性がある。

【0171】このような電極間の接合不良の発生を防止するため、図69に示すように、メモリ用基板21の表裏両面に配置する電極15p,…,15pの位置言い換えればレイアウトを大略同一とし、かつ、電極形状を同一にする。より具体的には、メモリ用基板21の電極21p,…,21pの中心及びランド設計を同位置、同一形状とする。そして、図70に示すように、メモリ用基板21の表裏両面のいずれか一方の面にメモリチップ15を圧接固定したのち、図71に示すように、メモリ用基板21の表裏両面のいずれか他方の面にメモリチップ15を圧接固定することにより、圧接固定時のメモリ用基板21の変形を均一にして無くし、接合不良を無くす。

【0172】より具体的な実装工程としては、図70に40 示すように、メモリ用基板21の表裏両面のいずれか一方の面にメモリチップ15を圧接固定する。次いで、図72に示すように、メモリ用基板21とメモリチップ15との間に絶縁性封止樹脂200を充填して、電極15pと電極21pとの電極接合部分を封止する。次いで、図73に示すように、メモリ用基板載置ステージ49上にメモリ用基板21をその他方の面を上向きに載置したのち、メモリ用基板21の周囲を枠形状又は棒形状の基板固定治具48によりメモリ用基板載置ステージ49に向けて押さえつけて、メモリ用基板21の反りを矯正す50る。この状態で、図74に示すように、加熱圧着ツール

47により、メモリ用基板21の他方の面とメモリチッ プ15との間に絶縁性熱硬化性樹脂シートを介在させつ つメモリ用基板 2 1の他方の面にメモリチップ15を加 熱しつつ圧接固定 して、メモリ用基板21とメモリチッ プ15との間に絶縁性封止樹脂200を充填し、図75 に示すように電極 15pと電極 21pとの電極接合部分 を封止する。

【0173】また、別の実装工程としては、図70に示 すように、メモリ 用基板 2 1 の表裏両面のいずれか一方 の面にメモリチップ15を仮固定する。次いで、図71 10 に示すように、メモリ用基板21の表裏両面のいずれか 他方の面にメモリチップ15を仮固定する。次いで、図 76に示すように、加熱圧着ツール46上に、メモリチ ップ15が固定されたメモリ用基板21の他方の面が上 向きとなるように載置したのち、加熱圧着ツール46と 加熱圧着ツール4 7とが互いに近接する方向に同時駆動 されることにより、メモリ用基板21の両方面にメモリ チップ15,15をそれぞれ同時的に圧接固定する。次 いで、メモリ用基板21の一方の面とメモリチップ15 との間に絶縁性封止樹脂200を充填して、電板15p と電極21 pとの電極接合部分を封止するとともに、メ モリ用基板21の他方の面とメモリチップ15との間に 絶縁性封止樹脂200を充填して、電極15pと電極2 1 pとの電極接合部分を封止する。

【0174】このような構成にすれば、メモリ用基板2 1の表裏両面に配置するメモリチップ15, …, 15の 位置を表裏両面で同一にすることにより、メモリチップ 15, …, 15をメモリ用基板21に圧接した結果、メ モリ用基板21の表裏両面での線膨張係数が大略同一と なり、メモリ用基板21の表裏両面に生じる反りを相殺 することができて、メモリ用基板21の反りを大幅に軽 減するか又は無く すことができる。

【0175】 (第22実施形態) 本発明の第22実施形 態にかかる小型メモリカードでは、メモリ用基板21の 中央部とベース基板10との間に接合部11pを配置し て、メモリ用基板 21の反り防止、曲げ強度の信頼性の 向上を図るように したものである。

【0176】すなわち、図77に示すように、2枚のメ モリチップ15, 15が表裏両面にそれぞれ実装された メモリ用基板21をベース基板10に実装したとき、メ モリ用基板 2 1 の 電極 4 1, …, 4 1 が、メモリ用基板 21の各短辺近傍に各短辺沿いに配置されているため、 メモリ用基板21 はその長手方向両端部でのみベース基 板10に支持され ることになり、中央部は何も支持され ていない状態となっている。このため、メモリ用基板2 1とベース基板10との線膨張係数や厚みの差に基づい てメモリ用基板 2 1 が反りやすくなる。この結果、例え ば、メモリ用基板 21が上向きに反った状態で上ケース 30 Aと下ケース 31 Aとの間に収納されると、図78

0 Aの内面に当接して、上ケース30 Aの中央部に割れ が生じる可能性がある。

【0177】これを防止するため、図79及び図80及 び図87に示すようにメモリ用基板21の長手方向の中 央部とベース基板10との間に接合部11pを配置し て、メモリ用基板21とベース基板10との間の隙間を 安定して一定に保持できるようにして、メモリ用基板2 1の反り防止、曲げ強度の信頼性の向上を図るようにし ている。接合部11pとしては、メモリ用基板21とベ ース基板10との間の隙間を一定に保持できればよく、 半田部 1 1 x と大略同等の高さとし、導電性であって も、無くてもよい。接合部11pの形状も、ボール状、 棒状など任意の形状でよい。接合部11pの個数も、メ モリ用基板21とベース基板10との間の隙間を安定し て一定に保持できればよく、1個又は2個以上でもよ

【0178】また、2層のメモリ用基板21,21をベ ース基板10に実装する場合でも、図81及び図82に 示すように、下側のメモリ用基板21とベース基板10 との間に上記接合部11pを配置するとともに、2層の メモリ用基板21,21間にも上記接合部11pを配置 することにより、メモリ用基板21とベース基板10と の間の隙間を安定して一定に保持できる上に、メモリ用 基板21,21との間の隙間も安定して一定に保持でき るようにして、2層のメモリ用基板21,21の反り防 止、曲げ強度の信頼性の向上を図ることができる。

【0179】なお、上記実施形態では、メモリ用基板2 1の長手方向の両端部に電極41,…,41が配置され ているため、電極41,…, 41が配置されていない中 央部に接合部11pを配置するようにしているが、これ に限られるものではなく、図33に示すようにメモリ用 基板21の長手方向の中央部に電極41,…,41が配 置されている場合には、メモリ用基板21の長手方向の 両端部に接合部11pをそれぞれ配置するようにしても よい。また、図32に示すようにメモリ用基板21の長 手方向の一端部にのみ電極41,…,41が配置されて いる場合には、メモリ用基板21の長手方向の他端部又 は他端部と中央部に接合部11pをそれぞれ配置するよ うにしてもよい。また、接合部として、他の基板とは電 気的に接続しないか、又は、接続しても小型メモリカー ドとして必要な回路を形成しない電極41, …, 41を 配置するようにしてもよい。

【0180】 (第23実施形態) 本発明の第23実施形 態にかかる小型メモリカードでは、メモリ用基板21の 基板表裏両面間に形成された回路を接合するため、メモ リ用基板21に貫通孔21qを形成し、その貫通孔21 qの内周面に導体層 2.1 rを形成し、さらに上記導体層 21 rを覆う合成樹脂製のレジスト21 s が配置されて いる。このレジスト21sのメモリ用基板21に対する に示すように、メモリ用基板21の中央部が上ケース3 50 突出量をメモリチップ接合用電極21pの突出量と大略

同一とするものである。

【0181】すなわち、図83に示すように、メモリ用 基板21のレジスト21sの突出量が他の電極すなわち メモリチップ接合用電極21pの突出量より大きくなっ ていることがある。このような場合、メモリチップ15 をメモリ用基板21に圧接接合するときに、レジスト2 1 sとメモリチップ接合用電極21pとの突出量の差に よりメモリ用基板 21に作用する荷重が不均一なものと なり、例えば、図68の表面側の右端の接合部分及び裏 面側の左端部分に示すように、メモリ用基板21の電極 10 21pとメモリチップ15の電極15pとの間に接合不 良が発生する可能性がある。

【0182】そこで、上記レジスト21sを研磨などし て、図84に示すように、メモリチップ15の電極15 pの突出量と大略同一高さの突出量を有するレジスト2 1 tとする。このようにすれば、メモリチップ15の電 極15pの突出量とレジスト21tの突出量とが大略同 一高さとなり、メモリチップ15をメモリ用基板21に 圧接接合するときに、メモリ用基板21に作用する荷重 が均一なものとなり、メモリ用基板21の電極21pと 20 メモリチップ15の電極15pとの間に接合不良が発生 するのを防止することができる。

【0183】また、上記第23実施形態の変形例とし て、図85に示すように、メモリ用基板21の貫通孔2 1 qの導体層21 r内をメッキなどにより埋めて、導体 層21rの開口より突出しないメッキ部21uを形成す るようにしてもよい。このような構成でも、メッキ部2 1 uがメモリチップ15の電極15pの突出量よりも低 いため、メモリチップ15をメモリ用基板21に圧接接 合するときに、メモリ用基板21に作用する荷重が均一 なものとなり、メモリ用基板21の電板21pとメモリ チップ15の電極15pとの間に接合不良が発生するの を防止することができる。

【0184】 (第24実施形態) 本発明の第24実施形 態にかかる小型メモリカードでは、メモリ用基板21 に、基板間を電気的に接続する導体(上記導電性ワイヤ 11,53など、導電性ボル71など、半田部11xな ど)を配置せず、図95及び図100に示すように、電 極 4 1, …, 4 1 上に突起電極 1 1 t, …, 1 1 t を一 体的に形成して、上記導体の配置を不要とするものであ 40 る。なお、突起電極11t,…,11tは、製造工程に おいて、メモリ用基板21の電極41, …, 41上に固 定されるものとして説明するが、製造工程において、ベ ース基板10の電極10、…、10上に固定されるよう にしてもよい。

【0185】各突起電極11tの高さは、メモリチップ 15の厚み以上とし、メモリ用基板21の電極41, …, 41上にメッキにより上記突起電極111を一体的 に形成することができる。

た小型メモリカードの製造方法について以下に説明す

【0187】まず、この突起電極11t,…,11tを 利用した小型メモリカードの製造方法を説明する前に、 比較のため、突起電極11t,…,11tを利用しない 小型メモリカードの製造方法を説明する。

【0188】まず、図88に示すように、ベース基板モ ジュール210のベース基板10にクリーム半田を印刷 供給する。すなわち、ベース基板10の各貫通孔10a に対応する貫通孔すなわちクリーム半田挿入孔54aを 有するステンシル54を、ベース基板モジュール210 のベース基板10上に重ねて、ステンシル54上をクリ ーム半田12を移動させながらスキージ55を移動させ て、ステンシル54の各クリーム半田挿入孔54aから ベース基板10の各貫通孔10a内にクリーム半田12 を押し込むように挿入して、図89に示すように電極1 0 x上にクリーム半田12を配置する。このとき、ベー ス基板10 の各貫通孔10 aにおいて、クリーム半田 12がベース基板10からベース基板10の厚み方向に 若干はみ出るようにする。これは、後の工程で、導電性 ボール (例えば半田ボール又は銅ボール) 71を各クリ ーム半田12上にクリーム半田12自体の粘着力により 安定して保持できるようにするためである。なお、クリ ーム半田を印刷供給する代わりにディスペンサにより供 給するようにしてもよい。

【0189】これと同時的に又はこの後、メモリ用基板 モジュールのメモリ用基板21にも、上記と同様に、メ モリ用基板21の各貫通孔内にクリーム半田12を押し 込むように挿入して、図90に示すように電極41上に クリーム半田12を配置する。なお、クリーム半田を印 刷供給する代わりにディスペンサにより供給するように してもよい。

【0190】次いで、図91に示すように、メモリ用基 板モジュールのメモリ用基板21の各クリーム半田12 の電極上に導電性ボール71を1個ずつ供給する。各導 電性ボール71は、クリーム半田12に載せられると き、クリーム半田12内に若干入り込んだ状態として、 クリーム半田12自体の粘着力により位置保持されるよ うにする。

【0191】次いで、図92に示すように上下を反転さ せたのち、ベース基板10の各クリーム半田12とメモ リ用基板21の各導電性ボール71とが対応するように ベース基板10とメモリ用基板21とを位置決めする。 次いで、図93に示すように、導電性ボール71,…, 71を有するメモリ用基板21をベース基板10に重ね 合わせて積層し、ある程度の圧力を作用させて、メモリ 用基板21の各導電性ボール71の一部がベース基板1 0のクリーム半田12内に入り込むようにする。これに より、図94に示すようにベース基板10とメモリ用基 【0186】この突起電極11t,…,11tを利用し50板21とが大略平行に位置決め保持される。なお、図9 4では、各導電性ボール71とメモリ用基板21側の電_。極41はクリーム半田12内に埋め込まれた状態となっている。

【0192】このようにして、突起電極11t,…,1 1tを利用しない小型メモリカードが製造されるが、導電性ボール71,…,71の供給が手間であり、時間がかかり、かつ、電極41,41間のピッチがより狭いピッチ、例えば、0.3mm以下となると、基板接合時に半田12同士が接触するといった短絡を発生させる可能性がある。これを確実に防止するためには、上記突起電10極11t,…,11tを使用するのが好ましい。以下、この突起電極11t,…,11tを利用した小型メモリカードの製造方法を説明する。

【0193】まず、図88及び図89と同様にベース基板10側の各電板10xに半田12を配置する。

【0195】次いで、図99に示すように、メモリ用基板21の各電極41上の突起電極11tとベース基板10の各電極10xとが対応するようにベース基板10とメモリ用基板21とを位置決めする。次いで、メモリ用基板21をベース基板10に重ね合わせて積層し、ある程度の圧力を作用させて、メモリ用基板21の各突起電極11tの一部がベース基板10の各電極10x上のクリーム半田12内に入り込むようにする。これにより、図100に示すようにベース基板10とメモリ用基板21とが大略平行に位置決め保持される。

【0196】このような構成によれば、導電性ボール71,…,71が不要となり、導電性ボール71,…,71を供給する手間及び時間がなくなり、かつ、電極41,41間のピッチがより狭いピッチ、例えば、0.3mm以下となっても、メモリ用基板21の突起電極11tベース基板10の半田12内に若干入り込むだけであるため、半田12が大きく外側に流れ出すことがなく、基板接合時に半田12同土が接触するといった短絡を防止することができる。

【0197】(第25実施形態)本発明の第25実施形態にかかる小型メモリカードでは、メモリ用基板21の電極41,…,41とベース基板10の電極10x,…,10xとを電気的に接続する導体(上記導電性ワイヤ11,53など、導電性ボル71など、半田部11xなど)、及び/又は、複数のメモリ用基板21,21の電極41,…,41同土を電気的に接続する導体(上記導電性ワイヤ11,53など、導電性ボール71など、

半田部 1 1 x など)として、各電極毎に配置するのではなく、複数の電極間を一括して、しかも、それぞれ独立的に接続させることができる複数の導体部を備える1つのインターポーザ90を配置するようにしたものである。

【0198】すなわち、図101及び図102及び図121に示すように、各インターポーザ90は、絶縁性材料、例えばガラスエポキシ基板と同様な材料から構成したり又は絶縁性の合成樹脂シートから構成される直方体形状の絶縁部91の表裏両面に、それぞれ、電極間隔毎に独立して円板状の導体部92,…,92を配置している。また、各導体部92には、導体部92に接触し、かつ、導体部92より小径の円柱状の接続部93を絶縁部91を貫通して配置して、絶縁部91の表裏両面に配置された各導体部92同士を1つの接続部93によりそれぞれ独立して電気的に、上記ベース基板10のメモリ用基板実装面に交差する方向(例えば直交する方向)に、接続するようにしている。

【0199】よって、ベース基板10の電極10x, …, 10xとメモリ用基板21の電極41, …, 41との間にクリーム半田12を介してインターポーザ90を挟み込んでクリーム半田12, …, 12により固定すれば、図101のベース基板10から見て、ベース基板10の各電極10xは、クリーム半田12、インターポーザ90の表面側の円板状の導体部92、円柱状の接続部93、インターポーザ90の裏面側の円板状の導体部92、クリーム半田12、メモリ用基板21の各電極41の順に電気的に接続されることになる。

【0200】また、複数のメモリ用基板21,21の電極41,…,41同士間にクリーム半田12,…,12を介してインターポーザ90を挟み込んでクリーム半田12により固定すれば、図101の上側(ベース基板側)のメモリ用基板21から見て、上側のメモリ用基板21の各電極41は、クリーム半田12、インターポーザ90の表面側の円板状の導体部92、円柱状の接続部93、インターポーザ90の裏面側の円板状の導体部92、クリーム半田12、下側のメモリ用基板21の各電極41の順に電気的に接続されることになる。

【0201】次に、インターポーザ90を利用する実装 方法について説明する。

【0202】まず、図103に示すように、ベース基板 モジュール210のベース基板10にクリーム半田を印 刷供給する。すなわち、ベース基板10の各貫通孔10 aに対応する貫通孔すなわちクリーム半田挿入孔54a を有するステンシル54を、ベース基板モジュール210のベース基板10上に重ねて、ステンシル54上をクリーム半田12を移動させながらスキージ55を移動させて、ステンシル54の各クリーム半田挿入孔54aからベース基板10の各貫通孔10a内にクリーム半田12を押し込むように挿入して、図104に示すように電

極10×上にクリーム半田12を配置する。このとき、ベース基板10 の各貫通孔10aにおいて、クリーム半田12がベース基板10からベース基板10の厚み方向に若干はみ出るようにする。これは、後の工程で、インターポーザ90を各クリーム半田12上にクリーム半田12自体の粘着力により安定して保持できるようにするためである。なお、クリーム半田を印刷供給する代わりにディスペンサにより供給するようにしてもよい。

【0203】これと同時的に又はこの後、メモリ用基板 モジュールのメモリ用基板21にも、上記と同様に、メ 10 モリ用基板21の各貫通孔内にクリーム半田12を押し 込むように挿入して、図105に示すように電極41上 にクリーム半田12を配置する。なお、クリーム半田を 印刷供給する代わりにディスペンサにより供給するよう にしてもよい。

【0204】次いで、図106に示すように、メモリ用基板モジュールのメモリ用基板21の各クリーム半田12,…,12の各列毎に1本のインターポーザ90を配置する。このとき、各インターポーザ90の各円板状の導体部92は、各クリーム半田12に載せられるようにする。

【0205】次いで、図107に示すように上下を反転させたのち、ベース基板10の各クリーム半田12とメモリ用基板21上の各インターポーザ90の各円板状の導体部92とが対応するようにベース基板10とメモリ用基板21とを位置決めする。次いで、図108及び図109に示すように、インターポーザ90,…,90を有するメモリ用基板21をベース基板10に重ね合わせて積層し、ある程度の圧力を作用させて、メモリ用基板21の各インターポーザ90の各円板状の導体部92の一部がベース基板10の各クリーム半田12に接触するようにする。これにより、図109に示すようにベース基板10とメモリ用基板21とが大略平行に位置決め保持される。

【0206】なお、図109の接合状態において、図110に示すように、メモリ用基板21の電極41の厚さと、メモリ用基板21の電極41上のクリーム半田12の厚さと、インターポーザ90の厚さと、ベース基板10の電極10×上のクリーム半田12の厚さと、ベース基板10の電極10×の厚さとの合計は、メモリ用基板4021とベース基板10との間に配置されるメモリチップ15の厚さと、メモリチップ15の電極(例えば電極上に突出形成されたバンプ)の厚さと、メモリ用基板21の電極21pの厚さとの合計と同等以上とすることにより、圧接時にメモリチップ15に過負荷が作用しないようにしている。一例としては、インターポーザ90の厚みはメモリチップ15の厚み以上とする。

【0207】このような構成によれば、導電性ボール7 1,…,71を個別に供給する手間及び時間が不要となり、複数の電極41,…,41又は10x,…,10x 50 上のクリーム半田12,…,12に対して1つのインターポーザ90を配置するだけでよく、実装手間及び時間を大幅に削減することができる。また、電極41,41間のピッチがより狭いピッチ、例えば、0.3mm以下となっても、インターポーザ90の隣接導体部92,92間の間隔を電極41,41間のピッチに対応して小さくすればよく、半田12が大きく外側に流れ出すことがなく、基板接合時に半田12同士が接触するといった短絡を防止することができる。

【0208】次に、本発明の第25実施形態の変形例に かかる小型メモリカードを図111及び図112及び図 121などに示す。

【0209】この変形例にかかるインターポーザ95は、貫通孔を有することにより、上記インターポーザ90の構造を簡略化したものである。すなわち、各インターポーザ95は、絶縁性材料、例えばガラスエポキシ基板と同様な材料から構成される直方体形状の絶縁部96に、電極間隔毎に絶縁部96の表裏両面を貫通する貫通孔96a,…,96aを形成している。各貫通孔96aの表裏両面側の開口部周縁と貫通孔内周面にはメッキ層などの導体層97を形成して、図119及び図120に示すように、各貫通孔96aの表面側の円環状の導体部97aと、各貫通孔96aの裏面側の円環状の導体部97aと、各貫通孔96aの裏面側の円環状の導体部97cとを、貫通孔内周面の円筒状導体部97bでそれぞれ独立して電気的に、上記ベース基板10のメモリ用基板実装面に交差する方向(例えば直交する方向)に、接続するようにしている。

【0210】よって、ベース基板10の電極10x, …, 10xとメモリ用基板21の電極41, …, 41zの間にクリーム半田12を介してインターポーザ95を挟み込んでクリーム半田12, …, 12により固定すれば、図111のベース基板10から見て、ベース基板10の各電極10xは、クリーム半田12、インターポーザ95の表面側の円環状の導体部97z、クリーム半田12、メモリ用基板21の各電極41の順に電気的に接続されることになる。

【0211】また、複数のメモリ用基板21,21の電極41,…,41同士間にクリーム半田12,…,12を介してインターポーザ90を挟み込んでクリーム半田12により固定すれば、図101の上側(ベース基板側)のメモリ用基板21から見て、上側のメモリ用基板21の各電極41は、クリーム半田12、インターポーザ95の表面側の円環状の導体部97a、円筒状導体部97b、インターポーザ95の裏面側の円環状の導体部97c、クリーム半田12、下側のメモリ用基板21の各電極41の順に電気的に接続されることになる。

【0212】次に、インターポーザ95を利用する実装 方法について説明する。

【0213】まず、図103に示すように、ベース基板

モジュール210のベース基板10にクリーム半田を印 刷供給する。すなわち、ペース基板10の各貫通孔10 aに対応する貫通孔すなわちクリーム半田挿入孔54a を有するステンシル54を、ベース基板モジュール21 0のベース基板10上に重ねて、ステンシル54上をク リーム半田12を移動させながらスキージ55を移動さ せて、ステンシル54の各クリーム半田挿入孔54aか らペース基板10の各貫通孔10a内にクリーム半田1 2を押し込むように挿入して、図104に示すように電 極10x上にクリーム半田12を配置する。このとき、 ベース基板10 の各貫通孔10aにおいて、クリーム 半田12がベース基板10からベース基板10の厚み方 向に若干はみ出るようにする。これは、後の工程で、イ ンターポーザ95を各クリーム半田12上にクリーム半 田12自体の粘着力により安定して保持できるようにす るためである。なお、クリーム半田を印刷供給する代わ りにディスペンサにより供給するようにしてもよい。

【0214】これと同時的に又はこの後、メモリ用基板 モジュールのメモリ用基板21にも、上記と同様に、メ モリ用基板21の各貫通孔内にクリーム半田12を押し 込むように挿入して、図113に示すように電極41上 にクリーム半田12を配置する。なお、クリーム半田を 印刷供給する代わりにディスペンサにより供給するよう にしてもよい。

【0215】次いで、図114、図119、及び図12 0 に示すように、メモリ用基板モジュールのメモリ用基 板21の各クリーム半田12,…,12の各列毎に1本 のインターポーザ95を配置する。このとき、各インタ ーポーザ95の各円環状の導体部97cは、各クリーム 半田12に載せられるようにする。

【0216】次いで、図115に示すように上下を反転 させたのち、ベース基板10の各クリーム半田12とメ モリ用基板21上の各インターポーザ90の各円環状の 導体部97aとが対応するようにベース基板10とメモ リ用基板21とを位置決めする。次いで、図116及び 図109に示すように、インターポーザ95, …, 95 を有するメモリ用基板21をベース基板10に重ね合わ せて積層し、ある程度の圧力を作用させて、メモリ用基 板21の各インターポーザ95の各円環状の導体部97 aの一部がベース基板10の各クリーム半田12に接触 40 するようにする。これにより、図117に示すようにベ ース基板10とメモリ用基板21とが大略平行に位置決 め保持される。

【0217】なお、図117の接合状態において、図1 18に示すように、メモリ用基板21の電極41の厚さ と、メモリ用基板21の電極41上のクリーム半田12 の厚さと、インターポーザ表裏面よりそれぞれ微小に突 出している各円環状の導体部97aと導体部97cの厚 さを含むインターポーザ95の厚さと、ベース基板10 の電極10x上のクリーム半田12の厚さと、ベース基 50

板10の電極10xの厚さとの合計は、メモリ用基板2 1とベース基板10との間に配置されるメモリチップ1 5の厚さと、メモリチップ15の電極(例えば電極上に 突出形成されたバンプ)の厚さと、 メモリ用基板21の 電極21pの厚さとの合計と同等以上とすることによ り、圧接時にメモリチップ15に過負荷が作用しないよ うにしている。一例としては、インターポーザ95の厚 みはメモリチップ15の厚み以上とする。

【0218】このような構成によれば、導電性ボール7 1,…,71を個別に供給する手間及び時間が不要とな り、複数の電極 4 1, …, 4 1 又は 1 0 ×, …, 1 0 × 上のクリーム半田12,…,12に対して1つのインタ ーポーザ95を配置するだけでよく、実装手間及び時間 を大幅に削減することができる。また、電極41,41 間のピッチがより狭いピッチ、例えば、0.3mm以下 となっても、インターポーザ95の隣接貫通孔96a、 具体的には隣接する円環状の導体部 97a,97a又は 97c, 97c間の間隔を電極41, 41間のピッチに 対応して小さくすればよく、半田12が大きく外側に流 20 れ出すことがなく、基板接合時に半田12同土が接触す るといった短絡を防止することができる。また、図12 0に示すように、メモリ用基板21の各インターポーザ 95の各円環状の導体部97aの一部がベース基板10 の各クリーム半田12に接触させるとき、導体層97内 にクリーム半田12が入り込むことにより、メモリ用基 板21の電極41の隣接する電極側にクリーム半田12 が広がりにくくなり、短絡を確実に防止することができ

【0219】さらに、上記第25実施形態の別の変形例 にかかる小型メモリカードでは、第22実施形態と類似 して、メモリ用基板21の電極接合部分の無い部分に接 合部と同様な機能を有するダミー基板99を配置するよ うにしてもよい。

【0220】すなわち、図122に示すように、2枚の メモリチップ15,15が表裏両面にそれぞれ実装され たメモリ用基板21をベース基板10に実装したとき、 メモリ用基板21の電極41,…,41が、メモリ用基 板21の各短辺近傍に各短辺沿いに配置されているた め、インターポーザ90,90又は95,95を介し て、メモリ用基板21はその長手方向両端部でのみベー ス基板10に支持されることになり、中央部は何も支持 されていない状態となっている。このため、メモリ用基 板21とベース基板10との線膨張係数や厚みの差に基 づいてメモリ用基板21が反りやすくなる。この結果、 例えば、メモリ用基板21が上向きに反った状態で上ケ ース30Aと下ケース31Aどの間に収納されると、図 78に示すように、メモリ用基板21の中央部が上ケー ス30Aの内面に当接して、上ケース30Aの中央部に 割れが生じる可能性がある。

【0221】これを防止するため、図122に示すよう

に、メモリ用基板21の長手方向の中央部とベース基板 10との間にダミー基板99を配置して、メモリ用基板 21とベース基板10との間の隙間を安定して一定に保 持できるようにして、メモリ用基板21の反り防止、曲 げ強度の信頼性の向上を図るようにしている。

【0222】ダミー基板99は、インターポーザ90又 は95と同じ構造より構成してもよいが、導体層97、 又は、導体部92及び接続部93を備えずに、絶縁部9 1又は96のみから構成してもよい。ダミー基板99と しては、メモリ用基板21とベース基板10との間の隙 10 間を一定に保持できればよく、インターポーザ90又は 95と同じ厚さを有するようにするのが好ましい。

【0223】図123に示すように、メモリ用基板21 の長辺の中央部に2列の導体層97、又は、導体部92 及び接続部93を有するインターポーザ90又は95が 配置されている場合には、上記ダミー基板99は、図1 23に示すように、メモリ用基板21の長辺の両端部に 配置するのが好ましい。

【0224】また、上記ダミー基板99は、上記した棒 状又は板状部材に限られるものではなく、図125に斜 20 線部で示すように四角枠状のダミー部材99Aとしても よい。

【0225】また、上記ダミー基板99は、図126に 斜線部で示すように、図125のダミー部材99Aの四 角枠状の中央部に棒状支持部をさらに加えたダミー部材 99Bとしてもよい。

【0226】また、図124において、メモリ用基板2 1の長辺の両端部のダミー基板99,99の代わりに、 図127及び図128に示すように、インターポーザ9 0又は95が配置されるようにしてもよい。すなわち、 メモリ用基板21の長辺の中央部に2列の導体層97、 又は、導体部92及び接続部93を有するインターポー ザ90又は95が配置されるとともに、メモリ用基板2 1の長辺の両端部にもインターポーザ90又は95が配 置されるようにして、全てのインターポーザ90又は9 5の導体部分を使用して、各メモリチップ15とICチ ップ60とのデータの読み書きを並列処理で行なうこと により、読み書き速度を高速化させることができる。

【0227】また、図129に示すように、メモリ用基 板21の対向する一対の短辺端部の中央部を大略結ぶよ 40 することができる。 うに長手方向沿いに延びるように、インターポーザ9 0,95を配置するようにしてもよい。このように配置 すれば、インターポーザ90,95により、曲げテスト 時の図30に示すように、メモリ用基板21が撓むのを 効果的に減少させることができて、メモリ用基板21の 機械的強度、曲げ強度、及びねじり強度を向上させるこ とができる。

【0228】また、メモリ用基板21を複数層ベース基 板10に実装するときも、図129のメモリ用基板21 を積層すれば、インターポーザ90,95により、曲げ50にしてもよい。通常、クリーム半田12を溶融して硬化

テスト時の図30に示すように、複数層のメモリ用基板 21,21が撓むのをそれぞれ効果的に減少させること ができて、複数層のメモリ用基板21,21の機械的強 度、曲げ強度、及びねじり強度を向上させることができ て、小型メモリカード全体としての機械的強度、曲げ強 度、及びねじり強度を向上させることができる。

【0229】さらに、図130に示すように、メモリ用 基板21の対向する一対の短辺近傍に短辺沿いにインタ ーポーザ90,95をそれぞれ配置するとともに、長手 方向の中央部に短辺沿いにインターポーザ90,95を 配置したメモリ用基板21を用意する。また、図131 に示すように、メモリ用基板21の対向する一対の短辺 近傍に短辺沿いにインターポーザ90、95をそれぞれ 配置するとともに、短辺の中央部を大略結ぶように長手 方向沿いに延びるインターポーザ90,95を配置する メモリ用基板21を用意する。この2種類のメモリ用基 板21をベース基板10に積層するようにすれば、メモ リ用基板21の中央部に長手方向沿い及び短辺沿いにそ れぞれ支持体を配置することになり、インターポーザ9 0,95により、曲げテスト時の図30に示すように、 メモリ用基板21が撓むのをそれぞれ効果的に減少させ ることができて、小型メモリカード全体としての機械的 強度、曲げ強度、及びねじり強度を向上させることがで きる。

【0230】なお、この第25実施形態及びその変形例 にかかるインターポーザ90、95など及びダミー基板 99などは、第25実施形態及びその変形例に記載及び 図示された例に限られるものではなにく、本明細書に記 載又は図示された他の実施形態やその変形例にも適宜適 用できるものである。また、必要に応じて、他の実施形 態やその変形例に記載された技術、例えば、導電性ボー ルや導電性ワイヤなどと適宜組み合わせて使用すること も可能である。

【0231】上記各実施形態において、ベース基板10 の各貫通孔10a、第1メモリ用基板21の各貫通孔2 1a、及び、第2メモリ用基板22の各貫通孔22aの 配置は、各基板の長手方向沿いの長辺の近傍沿い、各基 板の長手方向と直交する幅方向沿いの短辺の近傍沿い、 又は、長辺及び短辺の近傍沿いの矩形状など任意に配置

【0232】また、上記各実施形態において、ベース基 板10の各貫通孔10a、第1メモリ用基板21の各貫 通孔21a、及び、第2メモリ用基板22の各貫通孔2 2 a に対して半田を供給する方法は、ディスペンサ又は 印刷のいずれでも良いとともに、その他の方法でもよい (図示せず)。

【0233】また、上記各実施形態において、クリーム 半田12の代わりに、導電性接着剤を使用するようにし てもよい。この導電性接着剤にはフィラーを入れるよう

させるときには250℃まで加熱する必要があるが、導電性接着剤を使用する場合には150℃で十分な場合があり、このような場合には、加熱する温度が半田の場合より低くすることができ、各基板での反りを少なくすることができる。

【0234】また、上記各実施形態において、導電性ワイヤと導電性ボールとを組み合わせて使用するようにしてもよい。また、これらに代えて、又は、これらのいずれか又は両方とともに、半田又は銅などの柱状の導電性部材を使用するようにしてもよい(図示せず)。

【0235】また、上記各実施形態において、各基板の上下いずれかの面において複数のメモリチップ15を実装するとき、複数のメモリチップ15間に、基板間隔保持用又は補強用として、電極には接触しない部分に、絶縁性又は導電性ワイヤ、絶縁性又は導電性柱、絶縁性又は導電性ボールを配置するようにしてもよい(図示せず)。

【0236】上記各実施形態において、導電性ワイヤ1 1に代えて、導電性ボール71や導体や上記直方体のチップ電子部品80を使用することができる。

【0237】また、上記実施形態において、フィルム基板を使用するとき、フィルム基板の材質としてはポリイミドなどが使用できるが、厚さ0.1mm程度の単層のガラスエポキシ樹脂製の基板とすることもできる。

【0238】なお、上記様々な実施形態のうちの任意の 実施形態を適宜組み合わせることにより、それぞれの有 する効果を奏するようにすることができる。

[0239]

【発明の効果】本発明によれば、メモリ用基板に複数のメモリチップが実装されて構成されるメモリモジュールをベース基板の一方の面に実装するようにしたので、ベース基板の上に、両面にメモリチップを実装可能なメモリ用基板を狭い間隔で小スペース内に配置することができ、ベース基板のいずれか一方の面にメモリチップを実装する場合と比較して、メモリチップの実装可能な面積は、メモリ用基板の表裏両面の2倍にメモリ容量を増加させることができる。

【0240】さらに、導電性ボールを個別に供給する手間及び時間が不要となり、複数の電極に対して例えば1つのインターポーザを配置するだけでよく、実装手間及び時間を大幅に削減することができる。また、電極間のヒッチがより狭いピッチ、例えば、0.3mm以下となっても、インターポーザの隣接導体部間の間隔を電極間のピッチに対応して小さくすればよく、例えば電極上に配置したクリーム半田が大きく外側に流れ出すことがなく、基板接合時にクリーム半田同士が接触するといった短絡を防止することができる。

【0241】また、各基板間の電極を導電性ワイヤにより接続することにより、電極間での接続強度を向上させることができる。

【0242】また、各メモリチップを各基板に対してアウターリード無しに直接実装すなわちフリップチップ実装するため、言いかえれば、各メモリチップの各電極と各基板の各電極とをバンプなどを介して直接的に接合するため、各メモリチップの外側にアウターリードを引き出して各基板に接合するスペースや手間を省くことができて、小スペース化、工程の短縮化を図ることができる。

【0243】また、メモリ用基板の表裏両面に全く同一位置に同一サイズ及び厚みの複数個のメモリチップを実装することができるため、メモリ用基板に熱的又は機械的応力が作用したとき、例えば、封止樹脂の硬化収縮などにより基板が片側に反ることが防止できる。また、上記メモリ用基板には、上記複数のメモリチップが上記メモリ用基板の長手方向の中心に対して対称に配置することができて、メモリ用基板全体として、応力の偏った分布を防止することができる。

【0244】また、メモリチップが実装されたメモリモジュールをベース基板とは別部品として別個に構成することができ、バーンイン時にメモリチップが不良と判断された場合には、そのメモリモジュールのみを廃棄すればよく、ICチップが実装されたベース基板まで廃棄する必要がなくなる。

【0245】上記小型メモリカードの製造方法によれば、メモリモジュールが複数個ある場合、メモリモジュールをベース基板モジュールに実装する前に、予めメモリモジュール同士を実装してパーンイン試験などによりメモリモジュール全体としての機能を検査することができ、不良の場合には、メモリモジュールのみを廃棄すればよく、メモリモジュールに比較して高価なベース基板モジュールを廃棄する必要がなくなり、コストダウンを図ることができる。

【0246】ベース基板とメモリ用基板との間に導電性 ボールを介在させることにより、各基板の間隔を容易に 均等にすることができて、各基板を大略平行に配置する ことができる。また、導電性ボールを銅などの半田より も融点が高い材料より構成すれば、後工程でリフローや エアブローにより半田を溶融するときでも導電性ボール が溶融せず、基板間隔を導電性ボールにより確実に確保 することができ、高い精度で基板間の平行度を保持する ことができる。よって、また、基板間が導電性ボールで 支持されるため、機械的な応力が作用しても導電性ボー ルは容易に変形しない。従って、熱的な応力及び機械的 な応力に抗して、基板間の平行度を確実に保持すること ができるとともに、隣接する導電性ボールとの接触も防 止することができてショートを防止できる。さらに、導 電性ボールの直径を小さくすることにより、より狭いビ ッチでの配置が可能となり、配線の自由度が増し、各メ モリチップへの個別配線が可能となり、メモリチップと

50 ICチップ間での処理速度の向上を図ることができる。

【図面の簡単な説明】

【図1】 本発明の一実施形態にかかる小型メモリカードのケースを除いた状態での概略斜視図である。なお、一部の導体を取り除いて、電極などを理解しやすくしている。

【図2】 図1の小型メモリカードの側面図である。

【図3】 図1の小型メモリカードの完成状態での一部 断面側面図である。ただし、理解しやすくするため、メ モリチップと基板との接続部分及びケースを断面で示 す。

【図4】 (A), (B), (C)はそれぞれ図1の小型メモリカードの製造方法において、ベース基板モジュール、第1メモリモジュール、及び、第2メモリモジュールを製造する工程の一部断面の説明図である。

【図5】 (A), (B), (C), (D)はそれぞれ図1の小型メモリカードの製造方法において、ベース基板モジュール、第1メモリモジュール、及び、第2メモリモジュールにクリーム半田を塗布する工程の一部断面の説明図、第1メモリモジュールと第2メモリモジュールとを仮固定する工程の一部断面の説明図である。

【図6】 (A), (B), (C)はそれぞれ図1の小型メモリカードの製造方法において、仮固定された第1メモリモジュールと第2メモリモジュールをベース基板モジュールに仮固定する工程、さらに、モジュール間の電極同士を導電性ワイヤで個別に接続する工程、モジュール間の電極同士を導体の別の例としての連続した導電性ワイヤで接続する工程の一部断面の説明図である。

【図7】 本発明の第2実施形態にかかる小型メモリカードの完成状態での一部断面側面図である。ただし、理解しやすくするため、メモリチップと基板との接続部分及びケースを断面で示す。

【図8】 (A), (B), (C)はそれぞれ図7の小型メモリカードの製造方法において、ベース基板モジュールにクリーム半田を印刷供給する工程、ベース基板モジュールの各クリーム半田電極上に導電性ボールを1個ずつ供給する工程、第1メモリモジュールにクリーム半田を塗布する工程の一部断面の説明図である。

【図9】 (A), (B)はそれぞれ図7の小型メモリカードの製造方法において、ベース基板モジュールの各クリーム半田電極上の導電性ボールを介してベース基板 40 モジュール上に第1メモリモジュールを実装する工程、第2メモリモジュールにクリーム半田を塗布する工程の一部断面の説明図である。

【図10】 (A), (B) はそれぞれ図7の小型メモリカードの製造方法において、ベース基板モジュール上の第1メモリモジュールの各クリーム半田電極上に導電性ボールを1個ずつ供給する工程、第1メモリモジュールの各クリーム半田電極上の導電性ボールを介して第1メモリモジュール上に第2メモリモジュールを実装する工程の一部断面の説明図である。

【図11】 本発明の第3実施形態にかかる小型メモリカードの一部断面側面図である。

【図12】 本発明の第4実施形態にかかる小型メモリカードの一部断面側面図である。

【図13】 本発明の第5実施形態にかかる小型メモリカードの一部断面側面図である。

【図14】 本発明の第6実施形態にかかる小型メモリカードの一部断面側面図である。

【図15】 本発明の第7実施形態にかかる小型メモリ 10 カードの一部断面側面図である。

【図16】 本発明の第8実施形態にかかる小型メモリカードの一部断面側面図である。

【図17】 本発明の第9実施形態にかかる小型メモリカードの一部断面側面図である。

【図18】 本発明の第10実施形態にかかる小型メモリカードの一部断面側面図である。

【図19】 本発明の第11実施形態にかかる小型メモリカードの一部断面側面図である。

【図20】 本発明の第12実施形態にかかる小型メモ20 リカードの一部断面側面図である。

【図21】 本発明の第13実施形態にかかる小型メモリカードの一部断面側面図である。

【図22】 本発明の第14実施形態にかかる小型メモリカードの一部断面側面図である。

【図23】 本発明の各実施形態にかかる小型メモリカードの基本となる小型メモリカードの分解斜視図である。

【図24】 図23の小型メモリカードの一部断面側面 図である。

30 【図25】 図23の小型メモリカードの底面図である。

【図26】 本発明の第15実施形態にかかる小型メモリカードの概略側面図である。

【図27】 本発明の第16実施形態にかかる小型メモリカードのケースを除いた状態での概略側面図である。

【図28】 メモリ用基板の長辺沿いに電極が配置された比較例の概略平面図である。

【図29】 (A), (B)は、それぞれ、メモリ用基板の長辺沿いにメモリチップの長手方向が配置されている比較例であって、メモリチップに割れが発生している状態を示す概略平面図、及び、メモリチップの電極とメモリ用基板の電極とを接合する半田接合部に応力が集中してクラックが発生している状態を示す概略側面図である。

【図30】 曲げテストの説明図である。

【図31】 ねじりテストの説明図である。

【図32】 上記第16実施形態の変形例のメモリ用基板の概略平面図である。

【図33】 上記第16実施形態の別の変形例のメモリ 50 用基板の概略平面図である。

【図34】 本発明の第17実施形態にかかる小型メモ リカードの上側のメモリ用基板の概略側面図である。

【図35】 本発明の第17実施形態にかかる小型メモ リカードのケースを除いた状態での小型メモリカードの 概略側面図である。

【図36】 本発明の第18実施形態にかかる、ケース を除いた状態での小型メモリカードの下側の2層のメモ リ用基板の概略側面図である。

【図37】 本発明の第18実施形態にかかる、ケース を除いた状態での小型メモリカードの下側の2層のメモ 10 メモリカードの一部断面の概略側面図である。 リ用基板をベース基板に実装した状態の概略側面図であ る。

【図38】 本発明の第18実施形態にかかる、ケース を除いた状態での小型メモリカードの概略側面図であっ て、ベース基板に実装された下側の2層のメモリ用基板 にさらに最上層のメモリ用基板を実装した状態の概略側 面図である。

【図39】 本発明の第19実施形態にかかる、ケース を除いた状態での小型メモリカードの概略側面図であ る。

【図40】 本発明の第20実施形態にかかる、ケース を除いた状態での小型メモリカードに対して塗布ノズル により絶縁性の補強樹脂を塗布する状態を示す概略側面 図である。

【図41】 本発明の第20実施形態にかかる、ケース を除いた状態での小型メモリカードの概略側面図であ

【図42】 本発明の第20実施形態にかかる、ケース を除いた状態での小型メモリカードの概略側面図であ

【図43】 上記第20実施形態の第1変形例のメモリ 用基板の概略平面図である。

【図44】 上記第20実施形態の第1変形例の小型メ モリカードの一部断面の概略側面図である。

【図45】 上記第20実施形態の第2変形例の小型メ モリカードの一部断面の概略側面図である。

【図46】 上記第20実施形態の第3変形例の小型メ モリカードの一部断面の概略側面図である。

【図47】 上記第20実施形態の第4変形例の小型メ モリカードの一部断面の概略側面図である。

【図48】 上記第20実施形態の第5変形例の小型メ モリカードの一部断面の概略側面図である。

【図49】 上記第20実施形態の第6変形例の小型メ モリカードの一部断面の概略側面図である。

【図50】 上記第20実施形態の第7変形例の小型メ モリカードの一部断面の概略側面図である。

【図51】 上記第20実施形態の第8変形例の小型メ モリカードの一部断面の概略側面図である。

【図52】 上記第20実施形態の第9変形例の小型メ モリカードの一部断面の概略側面図である。

。【図53】 上記第20実施形態の第10変形例の小型 メモリカードの一部断面の概略側面図である。

【図54】 上記第20実施形態の第11変形例の小型 メモリカードの一部断面の概略側面図である。

【図55】 上記第20実施形態の第12変形例の小型 メモリカードの一部断面の概略側面図である。

【図56】 上記第20実施形態の第13変形例の小型 メモリカードの一部断面の概略側面図である。

上記第20実施形態の第14変形例の小型 【図57】

【図58】 上記第20実施形態の第15変形例の小型 メモリカードの一部断面の概略側面図である。

【図59】 上記第20実施形態の第16変形例の小型 メモリカードの概略平面図である。

【図60】 上記第20実施形態の第16変形例の小型 メモリカードの一部断面の概略側面図である。

【図61】 上記第16実施形態の長方形の小型メモリ カード用の長方形のメモリ用基板の斜視図である。

図61のメモリ用基板に長方形のメモリチ ップが2枚実装された状態の斜視図である。

【図63】 本発明の第20実施形態の第17変形例に かかる小型メモリカードのメモリ用基板の概略平面図で ある。

【図64】 本発明の第20実施形態の第17変形例に かかる小型メモリカードの一部断面の概略側面図であ る。

本発明の第20実施形態の第18変形例に 【図6.5】 かかる小型メモリカードの一部断面の概略側面図であ る。

30 【図66】 本発明の第20実施形態の第19変形例に かかる小型メモリカードの一部断面の概略側面図であ

【図67】 本発明の第20実施形態の第20変形例に かかる小型メモリカードの一部断面の概略側面図であ

【図68】 本発明の第21実施形態にかかる小型メモ リカードを説明するための課題の説明図である。

【図69】 本発明の第21実施形態にかかる小型メモ リカードのメモリ用基板の概略側面図である。

【図70】 本発明の第21実施形態にかかる小型メモ リカードのメモリ用基板の一方の面にメモリチップを実 装した状態の概略側面図である。

【図71】 本発明の第21実施形態にかかる小型メモ リカードののメモリ用基板の表裏両面にメモリチップを それぞれ実装した状態の概略側面図である。

【図72】 本発明の第21実施形態にかかる小型メモ リカードのメモリ用基板の一方の面にメモリチップを実 装したのち封止樹脂で電極接合部分を封止した状態の一 部断面の概略側面図である。

50 【図73】 図72に次いで、小型メモリカードのメモ (30)

リ用基板の他方の面にメモリチップを実装する状態の一 部断面の概略側面図である。

【図74】 図73に次いで、小型メモリカードのメモリ用基板の他方の面にメモリチップを実装する状態の一部断面の概略側面図である。

【図75】 図74の工程を経て製造された、小型メモリカードのメモリ用基板の一部断面の概略側面図である。

【図76】 図73及び図74とは別の方法により、小型メモリカードのメモリ用基板の両方の面にメモリチッ 10プをそれぞれ実装する状態の概略側面図である。

【図77】 本発明の第22実施形態にかかる小型メモリカードの課題を説明するためのケース収納前のメモリ用基板が反った状態を示す説明図である。

【図78】 本発明の第22実施形態にかかる小型メモリカードの課題を説明するためのケース収納後のメモリ用基板が反った状態を示す説明図である。

【図79】 本発明の第22実施形態にかかる小型メモリカードを説明するためのケース収納前の1層のメモリ用基板とベース基板との隙間が一定に保持された状態を示す説明図である。

【図80】 本発明の第22実施形態にかかる小型メモリカードを説明するためのケース収納後の1層のメモリ用基板とベース基板との隙間が一定に保持された状態を示す説明図である。

【図81】 本発明の第22実施形態にかかる小型メモリカードを説明するためのケース収納前の2層のメモリ用基板間の隙間及び下側のメモリ用基板とベース基板との隙間がそれぞれ一定に保持された状態を示す説明図である。

【図82】 本発明の第22実施形態にかかる小型メモリカードを説明するためのケース収納後の2層のメモリ用基板間の隙間及び下側のメモリ用基板とベース基板との隙間がそれぞれ一定に保持された状態を示す説明図である。

【図83】 メモリ用基板のレジストの突出量がメモリチップ接合用電極の突出量より大きくなっている状態を示す一部断面側面図である。

【図84】 本発明の第23実施形態にかかる小型メモリカードのメモリ用基板を示す一部断面側面図である。

【図85】 本発明の第23実施形態の変形例にかかる 小型メモリカードのメモリ用基板を示す一部断面側面図 である。

【図86】 本発明の第16実施形態にかかる小型メモリカードのケースを除いた状態での分解斜視図である。

【図87】 図86の小型メモリカードのケースを除いた状態での側面図である。

【図88】 本発明の上記実施形態において、突起電極 を利用しない小型メモリカードの製造方法の工程を示す 説明図である。 【図89】 図88に続く、本発明の上記実施形態において、突起電極を利用しない小型メモリカードの製造方法の工程を示す説明図である。

【図90】 図89に続く、本発明の上記実施形態において、突起電極を利用しない小型メモリカードの製造方法の工程を示す説明図である。

【図91】 図90に続く、本発明の上記実施形態において、突起電極を利用しない小型メモリカードの製造方法の工程を示す説明図である。

0 【図92】 図91に続く、本発明の上記実施形態において、突起電極を利用しない小型メモリカードの製造方法の工程を示す説明図である。

【図93】 図92に続く、本発明の上記実施形態において、突起電極を利用しない小型メモリカードの製造方法の工程を示す説明図である。

【図94】 図93に続く、本発明の上記実施形態において、突起電極を利用しない小型メモリカードの製造方法の工程を示す説明図である。

【図95】 本発明の第24実施形態にかかる小型メモリカードの分解斜視図である。

【図96】 本発明の第24実施形態にかかる小型メモリカードの製造方法の工程を示す説明図である。

【図97】 図96に続く、本発明の第24実施形態にかかる小型メモリカードの製造方法の工程を示す説明図である。

【図98】 図97に続く、本発明の第24実施形態にかかる小型メモリカードの製造方法の工程を示す説明図 . である。

【図99】 図98に続く、本発明の第24実施形態に 30 かかる小型メモリカードの製造方法の工程を示す説明図 である。

【図100】 図99に続く、本発明の第24実施形態にかかる小型メモリカードの製造方法の工程を示す説明図である。

【図101】 本発明の第25実施形態にかかる小型メモリカードの分解斜視図である。

【図102】 本発明の第25実施形態にかかる小型メモリカードのインターポーザの斜視図である。

【図103】 本発明の第25実施形態にかかる小型メ 40 モリカードの製造方法の工程を示す説明図である。

【図104】 図103に続く、本発明の第25実施形態にかかる小型メモリカードの製造方法の工程を示す説明図である。

【図105】 図104に続く、本発明の第25実施形態にかかる小型メモリカードの製造方法の工程を示す説明図である。

【図106】 図105に続く、本発明の第25実施形態にかかる小型メモリカードの製造方法の工程を示す説明図である。

50 【図107】 図106に続く、本発明の第25実施形

態にかかる小型メモリカードの製造方法の工程を示す説 明図である。

図107に続く、本発明の第25実施形 【図108】 態にかかる小型メモリカードの製造方法の工程を示す説

図108に続く、本発明の第25実施形 [図109] 態にかかる小型メモリカードの製造方法の工程を示す説 明図である。

【図110】 本発明の第25実施形態にかかる小型メ モリカードの電極接合部分の拡大図である。

【図111】 本発明の第25実施形態の変形例にかか る小型メモリカードの分解斜視図である。

【図112】 本発明の第25実施形態の変形例にかか る小型メモリカードのインターボーザの斜視図である。

【図113】 本発明の第25実施形態の変形例にかか る小型メモリカードの製造方法の工程を示す説明図であ る。

【図114】 図113に続く、本発明の第25実施形 態の変形例にかかる小型メモリカードの製造方法の工程 を示す説明図である。

【図115】 図114に続く、本発明の第25実施形 態の変形例にかかる小型メモリカードの製造方法の工程 を示す説明図である。

【図116】 図115に続く、本発明の第25実施形 態の変形例にかかる小型メモリカードの製造方法の工程 を示す説明図である。

【図117】 図116に続く、本発明の第25実施形 態の変形例にかかる小型メモリカードの製造方法の工程 を示す説明図である。

【図118】 本発明の第25実施形態の変形例にかか る小型メモリカードの電極接合部分の拡大図である。

【図119】 本発明の第25実施形態の変形例にかか る小型メモリカードのインターポーザとメモリ用基板の 電極上のクリーム半田とを接合する前の状態を示す部分 拡大断面図である。

【図120】 本発明の第25実施形態の変形例にかか る小型メモリカードのインターポーザをメモリ用基板の 電極上のクリーム 半田に載置した状態を示す部分拡大断 面図である。

本発明の第25実施形態及びその変形例 【図121】 にかかる小型メモリカードのメモリ用基板の平面図であ る。

【図122】 本発明の第25実施形態の変形例にかか る小型メモリカードのメモリ用基板の平面図である。

【図123】 本発明の第25実施形態の変形例にかか る小型メモリカードのメモリ用基板の平面図である。

【図124】 本発明の第25実施形態の変形例にかか る小型メモリカードのメモリ用基板の平面図である。

【図125】 本発明の第25実施形態の変形例にかか る小型メモリカードのメモリ用基板の平面図である。

【図126】 本発明の第25実施形態の変形例にかか 。 る小型メモリカードのメモリ用基板の平面図である。

【図127】 本発明の第25実施形態の変形例にかか る小型メモリカードのメモリ用基板の平面図である。

【図128】 本発明の第25実施形態の変形例にかか る小型メモリカードのケースを除く側面図である。

【図129】 本発明の第25実施形態の変形例にかか る小型メモリカードのメモリ用基板の平面図である。

【図130】 本発明の第25実施形態の変形例にかか る小型メモリカードのメモリ用基板の平面図である。

【図131】 本発明の第25実施形態の変形例にかか る小型メモリカードのメモリ用基板の平面図である。

【図132】 本発明の第7実施形態の変形例にかかる 小型メモリカードの一部断面側面図である。


【図133】 本発明の第11実施形態の変形例にかか る小型メモリカードの一部断面側面図である。

【符号の説明】

20


10…ベース基板、10a…貫通孔、10d…電極、1 0 x…電極、10 z…位置決め孔、11…導電性ワイ ヤ、11p…接合部、11t…突起電極、11x…半田 部、12…クリーム半田、13…ASIC用ICチッ プ、14…マイクロプロセッサ用ICチップ、15…メ モリチップ、15p…電極、15x…短辺、15y…長 辺、16…カード電極、18…チップコンデンサ、19 …チップ抵抗、21,21C…第1メモリ用基板、21 A, 21B…第1分割メモリ用基板、21a…貫通孔、 21d…電極、21e…メモリチップ実装予定領域、2 1 x…短辺、2 1 y…長辺、2 1 z…位置決め孔、2 2, 22A…第2メモリ用基板、22a…貫通孔、22 d…電極、22e…メモリチップ実装予定領域、22z …位置決め孔、24…第4メモリ用基板、30A…上ケ ース、31A…下ケース、41…電極、44…絶縁性の 補強部、44 a…一端部補強部、44 b…幅広の補強 部、44c…最上層補強部、44d…メモリ用基板補強 部、44e…第2メモリ用基板補強部、44f…棒状の メモリ用基板補強部、44g…層状の最上層補強部、4 4 i…層状の第3メモリ用基板補強部、44j…層状の 第4メモリ用基板補強部、44k…棒状のメモリ用基板 補強部、44m…細長の補強部、50…塗布ノズル、5 1…ディスペンサ、52…仮固定用接着剤、53…導電 性ワイヤ、54…ステンシル、54a…クリーム半田挿 入孔、55…スキージ、56…導電性ボール挿入用板、 56 a…導電性ボール挿入穴、57…スキージ、58… 導電性ボール挿入用板、58a…導電性ボール挿入穴、 59…スキージ、60…ICチップ、61…追加のメモ リモジュール、62…柱状の導電体、63…フィルム基 板、63a…リード端子、63b…枠部、65…フィル ム基板、66…導電体、67…導電シート、67a…導 電ピン、68…導電体、70…第3メモリ用基板、7 50 1、71A…導電性ボール、75…半田、78…RF用 LSIチップ、79…ベースバンドLSIチップ、80 …チップ部品、80a,80b…電極、81…フレキシブル基板、90,95…インターポーザ、91…絶縁部、92…円板状の導体部、93…円柱状の接続部、96…絶縁部、96a…貫通孔、97…導体層、97a,97c…円環状の導体部、97b…円筒状導体部、99…ダミー基板110…基板、113…ASIC用ICチップ、114…マイクロプロセッサ用ICチップ、11 5…メモリチップ、116…電極、118…チップコンデンサ、119…チップ抵抗、130…上ケース、131…下ケース、131a…電極用開口、132…ライトプロテクト用切換えスイッチ、200…封止樹脂、210…ベース基板モジュール、221…第1メモリモジュール、222…第2メモリモジュール、270…第3メモリモジュール。

【図1】




【図17】

【図18】



[図2]




21p 21p

21p


【図69】

【図3】





【図19】 15


21p




【図4】










[図5]












【図7】




[図24]







210


[図11]





【図12】





























【図27】




【図28】




【図29】




【図31】




(B)




【図33】




【図32】




【図34】







【図45】




【図47】




【図49】




【図51】




【図53】




【図46】




【図48】




【図50】





【図52】





【図54】























【図128】




【図130】




【図131】



【図133】





フロントページの続き

(51)Int.Cl. 7

識別記号

FΙ

テーマコード(参考)

H 0 5 K 3/36

G06K 19/00

K

(72)発明者 宇治 和博

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

Fターム(参考) 2C005 MA10 MA17 MB03 NA05 NA18

NA25 NB04 NB23 NB27 NB29

NB32 PA01 PA27

5B035 AA01 BA05 BB09 CA01 CA08

5E336 AA04 AA12 AA14 BB05 BB12

BB15 BC01 CC34 CC58 EE03

GG16

5E338 AA02 AA03 AA12 AA16 BB51

EE24 EE28

5E344 AA01 AA16 AA19 AA26 BB03

BB05 BB10 CC05 CC09 CC25

CD13 CD25 DD03 EE12 EE16